Окончание табл. 10.17

Параметр

Обозначение

Вывод

Значение параметров J макс (мии.)1

Режим измерения

Время задержки распро-странеиня сигнала между выводами при включении или выключении,

PHL PLH

29 и 13

44 н 13 37 и 13

26 н 13 8 и 13

45 и 14 19 и 14 28 н 13

27 и 13 27 и 13 27 и 13 27 и 13 33 и 23

41 20 47 43

9 16 12

9 51 47 19 11 10

t/cc/--3,2 В,

fcc?-=0 В, V, =l,\l В, 6/=-0,31 В, Z = 50 Ом

В табл. 10.17 приведены основные параметры К1800ВС1 прн температуре окружающей среды 25 °С.

10.2. Микросжема К1800ВУ1

Микросхема К1800ВУ1 - устройство микропрограммного управления {MCU), формирует адрес микрокоманды и осуществляет управление последовательностью выполнения операций. Микросхема реализует 16 команд и осуществляет работу с управляющей памятью различной организации.

Условное графическое обозначение микросхемы приведено на рис. 10.4, назначение выводов-в табл. 10.18, структурная схема показана на рнс. 10.5.

В состав микросхемы входят, регистр адреса RGO, регистр повторения RG], регистр команд RG2. регистр состояния RG3, стек регистров RGS, содержащий четыре регистра (RG4-RG7), мультиплексор блока следующего адреса, блок следующего адреса, блок контроля состояния, блок приращения и переноса и блок управления выдачей адреса. Все регистры (за исключением регистра адреса) имеют на входе мультиплексоры, позволяющие принимать информацию из различных шин и блоков. Регистры RG0-RG1 предназначены дли временного хранения данных, адресов и команд, изменяющихся в процессе работы микропроцессора. Все регистры построены на двухступенчатых синхронизируемых положительным фронтом RS-триггерах. Прядругих состояниях сигнала синхронизации SYN (независимо от состояния на входах триггера) информация на нх выходах не меняется. Регистры устанавливаются в исходное состояние сигналом SR

Передача данных и вычисления в микросхеме осуществляются с помощью 13 управляющих сигналов на входах СО0~СО8, ГС0-1СЗ.

Операциями регистра RG3 управляют входы СО0~СОЗ. кроме того, состояние регистра RG3 может быть установлено по сигналу на входе DI. Управляющие входы СОб-€08 определяют источник нли место назначения нн-формации IB н ОВ Выводы условного перехода BR и расширения ЕХ определяют состояние внутри схемы. Микросхема выполняет 16 команд, выбираемых с помощью входов IC0-IC3 Каждая управляющая команда определяет источник данных для следующего адреса памяти, который записывается в регистр RGO. Ниже приводится обозначение, наименование и характеристика 16 команд MCU:

/ЛС - приращение на 1, направляет содержимое RGO через схему приращения, прибавляет CRI и возвращает результат {RGO+ + CRI) на входы регистра RGO. Команда используется для линейного шагового приращения адреса. При параллельной работе К1800ВУ1 вывод CRO младшей микросхемы соединен с CRI старшей, а вывод CRI младшей установлен в лог. 1;

JMP - переход к следующему адресу, обеспечивает безусловный переход к следующему адресу управляющей памяти. Место назначения перехода указывается входами ЫА, которые соединены обратной связью с управляющей памятью. Данные от входов NA к регистру RGO поступают под воздействием положительного фронта синхросигнала;

ЛВ - переход по коду шнны IB, является прямым переходом по адресной информации на входах шины IB. Обычно шнна IB является внутренней информационной шиной в процессоре н может использоваться для ввода начального адреса команды программы. Информационная шнна IB маскируется с помощью обратной связи между управляющей памятью и входами NA. Таким образом, следующий адрес определяется шинами IB и NA, объединенными схемой И;

JIN - переход по коду шины IB и загрузка RG2, направляет информацию с шин IB и NA через схему И в RGO, как и команда 1IB. Кроме того, команда загружает информацию шнны IB в регистр RG2 на том же такте синхронизации. В RG2 эта информация может затем использоваться в микропрограмме для первичной и вторичной модификации прохождения программы;

JPI - переход на основную команду, является переходом по результату операции Й содержимого RG2 и входов NA. Регистр RG2 загружается прн выполнении предыдущих команд UN и IL2. Код, содержащийся в RG2, используется для начала новой последовательности микрокоманд или видоизменения микрокоманд существующей последовательности;

JEP - переход к внешнему входу, является прямым переходом информации по коду шины ОВ. Информация с шин ОВ и NA через схему И (OBNA) поступает в регистр RGO. Эта команда разрешает ввод начального адреса

или видоизменение информации для потока микропрограмм;

JL2 - переход ко входам NA и загрузка RG2, ивляется прямым переходом к шнне NA и параллельной загрузкой GR2 от шины IB. Эта команда может выполниться во время выполнения других команд. Она используется для запоминания вектора прерывания или адреса новой операции;

JLA - переход по входному коду NA и загрузка RG1, является прямым переходом по коду NA и параллельной загрузкой RGI измененным значением RGO+CRI. Команда может использоваться для прерывания или как дополнительная подпрограмма.

JSR - переход к. подпрограмме, является безусловным переходом к подпрограмме. Адрес перехода определяется входами NA, которые загружаются в регистр RGO. Одновременно находящийся в RGO адрес направляется через блок приращения и загружается в регистр стека RGS. Команда JSR работает в

Таблица 10.18

±

25,48

Рис, 10.4. Условное графическое обозначение К1800ВУ1

ко 1С1 - !CJ Ш

Влок следующего адреса

Влок повторения

Влок контроля состояния

Регистр состояния

Мультиплексор

Регистр адреса t

Мультиплексор /яат следующего авреса

Регистр команд

Мультиплексор

Влок управления шинами

Мультиплексор

гптт:

Влок управления быва -чей авреса

блок приращения и переноса

Мультиплексор

Регистр повторения

Мультиплексор

~\Вв7

Стек регистров

Мультиплексор

ОХ 0Y

Рис, 10.5. Структурная схема К1800ВУ1

PSif

двух режимах, зависящих от состояния триггера. Режим без повторения используется для обычной подпрограммы. Триггер сброшен (/?SQ = 0), находящийся в RGO адрес увеличивается на 1 и загружается в стек. Таким образом, RG0 + CRl-*RG4 н содержимое регистров RG4-RG7 переносится на один разряд вниз. При возвращении от программы увеличенный адрес ставит управление в основной программе на один разряд ниже адреса JSR.

Режим с повторением используется для многократного выполнения единичной подпрограммы. Триггер предварительно устанавливается (/?SQ=1) командой RSR. Выдача информации из блока приращения запрещена н содержимое RGO загружается в RG4. Регистры стека RG0-RG7 загружаются, как и в предыдущем режиме. Прн возвращении от подпрограммы первоначальный адрес JSR передается в RGO и команда JSR повторяется. Этот цикл продолжается до тех пор, пока не достигает заданного числа повторений, о чем указывает сигнал £Х=0. Триггер определяет режим повторения и вывод ЕХ соединяется с регистром RGl для определения числа повторений.

При выполнении команды JSR блок приращения управляется сигналом, определяемым уравнением

CRI (внутренний) =СЛ/-(ЛС(3\/ \j{RGl3-RGll-RG10)-EX);

RTN - возврат от подпрограммы, является безусловным возвратом от подпрограммы, при которой стек RGS разгружается, содержимое RG4 передается в регистр RGO. Команда RTN используется совместно с командой JSR для выполнения подпрограммы или многочисленных вычислений в зависимости от состояния триггера. Если RSQ=Q, то выполняется возврат, стек разгружается и содержимое RG4 передается в регистр RQO. Если RSQ-\, то стек разгружается в RGO и содержимое RG1 увеличивается на 1. Команда RTN продолжается в режиме повторения до тех пор, пока во всех разрядах регистра не установится 1, и триггер устанавливается в исходное состояние;

RSR - повторение подпрограммы, устанавливает в исходное состояние триггер н регистр RGl для повторяющихся микрокоманд или