пой микросхемы должно постоянно подаваться напряжеине низкого уровня (лог. 1). а на подчиненные СОб - напряжение высокого уровня (лог. 0). Сигналы управления режимом работы соединяются параллельно. Вход LP1 основной микросхемы соединяется с выходом LPO последней подчиненной. Если работает одна микросхема, то выводы LPI LPO соединяются

Н табл 10.29 приведены основные пара-м-ры микросхемы К1800ВБ2 при температуре окружающей среды 25 °С.

10.4. Микросхема К1800ВТЗ

Микросхема К1800ВТЗ - устройство управления памятью (COAf), вырабатывает адреса памяти, запоминает их для передачи, выполняет арифметические и сдвиговые операции над данными и адресами. .Микросхема выполняет 13 функций АЛу над семью возможными операндами и 17 операций передачи данных. Высокая логическая гибкость достигается с помощью пяти независимых 4-разрядиых информационных шин, три из которых двунаправленные Передача .lannbtx и вычисления осуществляются с помощью 15 входов управления.

Таблица 10.30

!L Ж.

♦5

£8

0 I 2 J

0 1 2 J

CB-MBS C8P-ZU

CP-LBS

СРв-ОР

sso Ucci

UcCZ

£

5 U J

JL Jl

22 23

Ш !2JS Ш 25M

Рис. 10.13. ycJHJBHOe ipa-фнческое обозначение

K1800BT3

Вывод

/, 24

7, 17

8-11

12, 36 13-16

18-21 22

25, 48 26

28 29-32, 46, 47

33, 34 37, 38 35

39-42

43 44. 45

Обоиаченир

Тнп вывода

CRG-01 ОВЗОВО

1R0-1H3

DB1. DBO. DB2. DB3

АО. A3. Al. А2 CR-MBS

CRP-ZD

C014

COS C06. C09. C07, COS. con, COW P2, P3. PI. PO CR-LBS

COO-С 03

SYN C012. €013

Входы/вы ходы

Входы/выходы

Входы выходы

Выходы

Вход/выход

Выход

Вход

Вход

Вход Входы

Входы Вход.

Входы

Вход Входы

функциональное назначение выводов

Напряжение питания -5,2 В

Признак группового переноса и переполнения Двунаправленные выводы шины ОВ. разряды О-3 Общин выходных транзисторов

Двунаправленные выводы шины IB, разряды О-3 Общий схемы

Двунаправленные выводы шины данных DB, разряды

.\дрес А. разряды О-)

Перенос и вход/выход старшего разряда при сдвиге

Распространение группового переноса и проверка на нуль

Напряжение питания -2 В Управление разрешением выходов адреса Управление разрешением шины данных и адреса Управление регистрами Управление режимом работы

Указатель Р, разряды 0-3

Перенос и вход/выход младшего разряда при сдвиге

Управление передачей данных

Синхронизация

Управление выбором адреса

регистрового массива

Примечание. Разряд О - младший, разряд .! ~ старший

COi-С014

COS COS

Bjtok управления шинами

Дешифратор управления арифметико-логическим блоком

Регистр адресов

Мультиплексор

Мультиплексор Выходной шины

СОО . со, Дешифратор COZ * управления

ШГ .......

шинами

Блок

регистров

Мультиплексор сигналов счетчика

Мультиплексор входных данных регистров

Мультиплексор данных

Мультиплексор операнда А

Арифметико-логический Влок

Мультиплексор операнда В

Регистр данных

Мультиплексор

Мультиплексор входной шины

con сои

СЯ-М35

сяр-zn

СЯ-LB?

СЯС-ОР

Рис. 10.14. Структурная схема К1800ВТЗ

Условное графическое обозначение микросхемы приведено на рис. 10.13, назначение выводов- в табл. 10.30, структурная схема показана на рис. 10.14.

.Микросхема состоит из регистра адресов RGA, регистра данных RGD, блока регистров RGE, арифметико-логического блока ALU, дешифратора управления блоком DCA и шинами DC, мультиплексора данных MUXD, операнда А МиХА, операнда В MUXB, сигналов счетчика MUX RGO, входных данных регистров, входной MUXI и выходной МиХО шин и блока управления шинами. Шины данных ОВ, IB и DB двунаправленные, шина адресов А (выходная) и шина указателя В (входная) однонаправленные. Восемь сигналов, вырабатываемых ALU, выводятся по четырем выводам: CR-MBS (перенос и старший разряд при сдвиге), CRP-ZD (распространение группового переноса и проверки на нуль), CR-LBS (перенос и младший разряд при сдвиге) и CRG-OF (генерация групповО[0 переноса и переполнения). Арифметические и логические операции, а также сдвиг в ALU выполняютс ! над информацией, поступающей из шести воз-

можных источников, регистры RGD и RGA, блок регистров RGF, шины IB, ОВ и Р.

Операции передачи информации между блоками микросхемой СОМ имеют следующие обозначения: fOB - подключение блока регистров к шине ОВ; ROB - подключение регистра данных к шине ОВ; AIB -- подключение выводов ALU к шине IB; D/B - подключение шины данных к шине IB; FOB - подключение регистрового массива к шине данных; ODB - подключение шнны ОВ к шине данных; RDB - подключение регистра данных к шине данных, ADR - подключение выходов ALU к регистру данных; DDR - подключение шины данных к регистру данных; IDR - подключение шины IB к регистру данных; DRF - подключение шины данных к регистровому массиву (С05 = 0); 0D/? - подключение шины ОВ к регистру данных; ZJ/l/? - подключение шины данных к адресному регистру (С05=1); Р/0 - поточная передача данных от шины IB к шине ОВ через регистр данных; PDO - поточная передача данных от шины данных к шнне ОВ через регистр данных; PID -- поточная передача данных от шины IB к шнне дан-

Примечание. X - состояние иа входе безразлично: - -информация ие передается.

НЫХ через регистр данных; NOP - нет передачи.

Выполнение перечисленных операций передачи информации проводится с помощью значительного числа мультиплексоров {MUXD, МиХА, МиХВ, MUX RGO, MUXI, MUXO) и регистров (RGA. RGD, RGF). Все регистры микросхемы синхронизируются положительным фронтом сигнала SYN. Регистр RGA содержит информацию о текущем адресе памяти и через мультиплексор может быть загружен информацией от шин DB, ОВ, регистров RGD и RGF и выходов ALU. Управление работой RGA осуществляется сигналами С04, С05 и С014. При 005=1 RGA перезаписывает содержимое и может использоваться как аккумулятор. Сигнал 004 управляет передачей информации на шину А. На шииу А передаются данные из RGA при €04-[ и устанавливаются 1 при СО4=0.

Регистр данных RGD служит для запоминания информации, поступающей нлн выходящей по шине DB, а также дЛя записи информации из шин ОВ, IB и ALU. Мультиплексор регистра RGD управляется сигналами иа входах €00-003 согласно табл. 10.31. Блок регистров RGF состоит из четырех регистров RGO-RG3, работа которых управляется сигналами С012 и €013 согласно табл. 10.32. Регистр RGO используется в качестве программ. Каждый регистр RGF может быть расширен до необходимого размера слова параллельным

Таблица 10.32

включением микросхем К1800ВТЗ. Операции передачи информации в К1800ВТЗ выполняются согласно табл. 10.33 с помощью управляющих сигналов. Входящая и выходящая информация шин DB и А проходит через инвертор в блоке управления сигналами, управляемом сигналом €014. Прн €014=0 входящая или выходящая информация шииы DB и выходящая информация шины А инвертируется, при €014=1 происходит прямая передача.

Арифметико-логический блок микросхемы €0М выполняет 13 операций, которые имеют следующие обозначения: ЛОД - двоичное сложение; SUB - двоичное вычитаиие; ASL, LSL - сдвиг влево арифметический, логический; ASR, LSR - сдвиг вправо арифметический, логический; £0/? - исключающее ИЛИ; £0/?Р - исключающее ИЛИ указателя; OR - лог. ИЛИ; AND -лог. И; РО/УУГ - сложение с указателем; REL - изменение состояния; MOD - модификация адреса.

В табл, 10.34 показан порядок программирования операций, выполняемых ALU с помощью управляющих сигналов €06-0011, передача информации и выполняемые операции. Дешифратор управления блоком DCA дешифрирует управляющие внешние сигналы €06-€011 во внутренние управляющие сигналы €А0-€А16, которые поступают иа ALU, МиХА и МиХВ. Выбор операции ALU производится параллельно с работой схемы управления передачей данных, что увеличивает быстродействие устройства.

Входы Р, подсоединенные к ALU, позволяют модифицировать адрес илн использовать константы при адресации памяти. Эти входы позволяют организовать операции памяти и приращения счетчика программ для побайтно адресуемой памяти, а также других функций, например ввода информации в блок регистров. Состояние выходов ALU определяется сигналами иа управляющих выводах €06-009 и конкретное иазиачеиие их зависит от- выполняемой операции (табл, 10.35), Четыре сигнала признаков состояния ALU определяются следующими уравнениями:

CR0 = €RG\jCRP€Rl;

0F=C3® €R0 -= СЗ (А 03. ВОЗ) уСЗ X Х(АОЗ-ВОЗ);

€RP-(A03yB03) .(А02УB02)-(A0iy BOt) X X (АООуВОО);

CRG-(A03-B03) у(А03уВ03 (А02. В02) у У(А03УВ03)-(А02УВ02){А01-В01)У У (АОЗУ ВОЗ) (А02уВ02) (AOiyBOl) X :к(АО0-ВО0);

€3 =-- (А02 В02) У(А02У В02) (AOl-В01)У V(Л02 VВ02) {AOl У B0I) Х{АО0- BOO)у У {А02УВ02) {А01У Р01) {АООу B00)-€RI;

ZDRSRU-Rl RO,