создаются условия для возникновения ошибки (табл. 10.45).

Временные диаграммы работы микросхемы DAM в различных режимах считывания показаны на рис. 10.20. Входы, разрешающие

выдачу данных EAD или EBD, поддерживаются в состоянии лог. О {Uoh) при выборе адреса считывания и в состоянии лог. 1 {Uol) прн записи по выбранному адресу.

Число 9-разрядных слов можно увеличить при организации блока регистров с применением двух микросхем К1800РГ16 и микросхем серии К500. Пример соединения данных микросхем в блоке регистров 16-разрядного процессора показан на рис. 10.21. В приведенной схеме две двунаправленные шины данных IB (входная) и ОВ (выходная) микросхем со-

единены с двунаправленными 16-разрядными шинами процессора. Адреса AAl-АА5 и ВА!-ВА5 и управляющие входы EAD, EBD, SYNA. SYNB. EWA. EWB соединены с управляющей памятью через регистр поточной обработки и логические схемы серии К500.

Рассматриваемый блок регистров на микросхемах К1800РП6 служит для записи, хранения и считывания информации, обрабатываемой в АЛУ (К1800ВС1 илн К1800ВТЗ). Блок регистров позволяет считывать слова для проведения операции в ALU и записывать результат обратно в тот же такт. Синхронизация работы блока регистров производится синхросигналами SYN длительностью не менее 5 НС, с помощью которых формируются синхросигналы SYNA и SYNB и синхросигна-

Таблица 10.46

лы для других устройств процессора {ALU, MCU, COM и др.).

В табл. 10.46 приведены электрические параметры микросхемы К1800РП6 при температуре окружающей среды 25 °С.

10.7. Микросхема К1800ВА7

Микросхема К1800ВА7 - двунаправленный приемопередатчик {ВОТ), предназначен для организации обмена информацией между отдельными блоками процессора. Данные могут передаваться с одной щины АВ иа другую ВВ или в обратном направлении и направляться для запоминания в фиксаторе.

Условное графическое обозначение микросхемы приведено иа рис. Г0.22, назначение вы-

водов - в табл. 10.47, структурная схема показана иа рнс. 10.23.

Структурная схема ВОТ состоит из пяти каналов, одинаковых для каждого разряда, общего дешифратора и цепей сигналов управления. Каждый канал состоит нз триггера с мультиплексором, мультиплексоров Л, В и усилителей А, В. Триггеры фиксатора реализованы на двухступенчатых, синхронизируемых фронтом синхросигнала D-триггерах.

Вход SED выбирает направление передачи. Когда SED=fl, информация с щины ВВ направляется на вход фиксатора и считывается из фиксатора на щину АВ. При SED = 0 направление передачи изменяется. При DE=l данные из выбранной шины могут быть переданы в фиксатор с помощью сигнала SYN. При DE=0 разрешается выдача данных на

Таблица 10.47

ABt-ABS

Усилители A

Mj/льтипяексорА

BE Дешифратор Мультиплексор fuKcamop

BBl-BBS

r Исилитера В

т/йыпиплексар В

выбранную шину. При ВКР=1 данные передаются одновременно на выход и на вход фиксатора. При ВКР=0 данные загружаются в фиксатор и не передаются на выбранную шину. Они хранятся в фиксаторе, если сигнал SYN изменяется {Uil-Ujh), и проходят через него без запоминания, если SYN=l. Функции, выполняемые микросхемой, приведены в табл. 10.48.

Расширение разрядности микросхем К1800ВА7 проводится объединением управляющих входов BYP, DE, SED и SYN и параллельным соединением информационных шии отдельных микросхем.

В табл. 10.49 приведены основные эксплуатационные параметры К1800ВА7 при температуре окружающей среды 25 °С.

Таблица 10.48

Окончание табл. 10.48

функции

фиксатора

шииы АВ

шииы В В

Управляющие входы

Q-AB-0

Q-AB-1 Обход {АВ-*ВВ) Q-AB-0 Q-AB-1

Q-BB-0 Q-BB-1 Обход {ВВ-*АВ)

Закрыта Вход: О 1 О 1 О

Выход:

Вход: Вход:

Выход: Выход:

Q-0 Q-1 Q-0 Q-1 В-0 В-1

Выход: Q Выход: Q-0 Q-1 Выход: О 1

Выход: О 1

Закрыта

Вход: О 1

Вход: О 1

Функции

J фиксатора

шины АВ

шнны ВВ

Q-BB-0 Q-BB-1

Q-AB-0 Q-AB-1

Q-AB-0 Q-AB-1

Q-BB-0 Q-BB-1

Q-BB-0 Q-BB-1

Выход: В-0 В-1

Закрыта Вход: О 1

Закрыта Вход: О 1

Закрыта Закрыта

Закрыта Закрыта

Управляющие входы

Примечание. -: ется.

Вход: О 1

Закрыта Закрыта

Закрыта

Закрыта

Закрыта Вход: О 1

Закрыта Вход: О 1

> - состояние ие

Таблица 10.49