Значения статических параметров отличающие ся от указанных приведены в таблицах параметров конкретных микросхем

раммируемостью микросхем их логической и электрической совместимостью Восьмираз рядная организация фиксированный набор команд, большой выбор периферийных микро схем различного назначения относительно вы сокое быстро [ействне умеренное нотребле ние мощности обеспечивают МПК широкое применение при соз инии средств вычисли тельной техники устройств чокальной авто матикн, контроллеров измерительных прнбо ров и периферийных устройств микро ЭВМ для управления технологическими процесса ми и измерительными системами и др

Состав МПК серии КР580 приведен в табл 3 I основные стыковочные параметры ганы и табл 3 2

Микросхемы серии КР580 по входам и вы xoiaM совместимы с микросхемами ТТЛ се рий KI33 и К155

3.1. Микросхема КР580ВМ80А

Микросхема КР580ВМ80А - ф\нкцио нально законченный однокристальный парал лельный 8 разря шый микропроцессор с фик енрованной системой команд применяется в качестве центрального процессора в устрой ствах обработки данных и управления

Микропроцессор имеет раздельные 16 pd3 ряаный канал а феса и 8 разрядный канал

данных КаНсП адреса обеспечивает прямую адресацию внешней памяти объемом до 65536 байт 256 устройств ввода и 256 усТ ройств вывота

Условное графическое o6o3HajeHHe микро схемы прнвекно на рис 3 1, назначение Btj водов н табл 3 3 структурная схема показана на рис 3 2 временная диаграмма основ ных снгнатов на рис 3 3

Восьмиразря iHoe арнфметико погическое устройство микропроцессора обеспечивает выполнение арифметических и чогическиХ операций иа i [воичиыми данными пре [став ленными 11 допо шительноч коче а также об работку гвоично [рсягичных упакованных исел

В (Ос ав блока регистров вхоаят 16 раз ря иши рриктр d ipfca команды (IP) 16 раз рядный ()с1Исгр \казатртя стека {SP), 16 раз ря 1МЫИ реиктр временного хранения {WZ) 16 разря 1ная схема инкремента декремента М шесть Нразряжых регистров общею назна чения {ВС D Ь Н L) которые могут ис полыоваться и как три 16 разря ;ных регист ра fS( Dt HL)

Микр iiipuneiсор выполняет коман 1Ы По машинным ЦИК там Число цикпов необходи мое для выпотиения команаы зависит от ее типа н Может быть от одного ю пяти Ма шинные циклы выполняются по машинным тактам Число тактов в цикле определяете; коаом выполняемой команды и может быТь от трех К1 пяти Длительностп такта равна перио IV тактовой чае юты н при частоте ,.i0 МГц составляет 500 не

В Н4чале ка>к юго машинного цикла мик ронроцессор нырабатывает сигнал синхроци зации iV китирый н сочетании с 1р\гими

Ж. II

BI V2 ИЗ

Ъ5 VB

CI С2

IL 23.

HLUA

INTE ТЕ

Рие 3

V( ювиое графит кое ооозначенне КР580В\\80А

с тремя состояниями

сигналами может быть использован для организации различных режимов работы.

На рис 3 4 изображена диаграмма состояний типичного мащинного цикла, показывающая последовательность перехода от такта

к такту в мащиииом цикле и влияние внещ-них сигналов RDY, HLD и 1NT иа выполие-иие мащинного цикла.

После подачи иа вывод SR сигнала высокого уровня микропроцессор устанавливается

rftr

HLDA

C2 RDY

t\ Буферные

схемы канала адреса

А15-А О

Q схемы . к

О {внутренняя магистраль (вУ канала \JsJ yJ>7-

Схема десртич -ной кор -рекции

Регистр резуяыпата{А

Арифметика-

логическое

устрайство

Регистр признаков

Буферные схемы

Схема управления обменам

Рис. 3.2. Структурная схема КР580ВМ80А

trial trim.

tsUIU.ll-C.HL)

Л15-А0

ю-т Щ

,1 flmlC!)

JSUIK.Ln CI.LHI

tsv(*-MAK)

tsud-ciM)

tplSfll.LH-CZ.Ln)

tSUlfC.LH-CZ.LIl)

vlllC.Hi-CZ.illi

Um.hl-b.am/u),

Uo WI

tsVlUCY.HL-eZ.tlL) .

y-Jr

.1 \Л

tdlTf.LH-CI,

UlRllY.LII-CZ.LIl)

iKllr.HL-Ct.HL)

tv(lU,HZlU-IILVA,Lnln

tdlwi.Ln-ci.ml

tUnV.HULI-Cl.Ltll

tsirlHLD.Ln/UL CZ.Ll)

tSUfmSA, lHlni.-ClL )

tsUUKT.HLfm сг ,!!!.)

tvim

ися-сг.иц

tSilUNli.HLlLflU.LH)

Рнс. 3.3. Временная диаграмма входных и выходных управляющих, адресных, информационных и тактовых сигналов КР580ВМ80А

в исходное состояние. В такте Т1 микропроцессор выдает на адресный канал адрес ячей ки, в которой хранится команда программы, а через канал данных - информацию состояния. В такте Г2 анализируются состояния сигналов на входе RDi, Подтверждение останова и в зависимости от состояния этих сигналов МП переходит в состояние ожидания, останова или к выполнению такта То В такте ТЗ при наличии сигнала высокого уровня на входе RDY МП принимает информацию по каналу данных; анализирует состояние сигнала на входе HLD и если этот сигнал высокого уровня, то после окончания такта ТЗ переходит в состояние захвата. В зависимости от кода выполняемой команды мащинный цикл завершается после выполнения тактов и, Т4 или Т5.

В конце машинного цикла снова анализируется состояние сигнала на входе HLD. При низком уровне сигнала проверяется, окончено ли выполнение команды. Если команда не закончена, то микропроцессор выполняет следующий машинный цикл команды, начиная с

такта Т]. В конце каждой команды микропроцессор анализирует состояние сигнала иа входе INT. Если сигнал высокого уровня и прерывание было ранее разрешено командой £/, то микропроцессор переходит к выполнению машинного цикла Прерывание , начиная с такта Т]. В противном случае выполняется первый машинный цикл новой команды с такта Т1

Действия, выполняемые микропроцессором в конкретном машинном цикле, определяются 8-разрядной информацией состояния, которая выдается через канал данных в такте TI каждого машиннсо цикла. Эта информация мо-Жё использоваться для выработки сигналов обращения к. ЗУ, УВВ и для организации различных режимов работы микропроцессора.

В зависимости от сочетания сигналов состояния, выдаваемых в конкретном цикле, машинные циклы можно разделить на 10 типов:

1. Цикл Ml - прием первого байта команды в регистр команд.