Значения параметров

Выходное напряжение высокого уровня сигнала HRQ, В Ток потребления, мА

Период следования импульсов тактового сигнала, мкс

Длительность импульса тактового сигнала, не

Время установления сигнала DRQ относительно сигнала С, ис Время сохранения сигнала DRQ относительно сигнала HLDA, не Время установления сигнала HLDA относительно сигнала С, не Время установления сигнала RDY относительно сигнала С, ис Время сохранения сигнала RDY относительно сигнала С, ис Время задержки сигнала HRQ относительно сигнала С, ис Время задержки сигнала АЕ относительно сигнала С, ис

Время задержки сигнала А относительно сигнала АЕ, ис Время задержки сигнала А относительно сигнала С, ис Время задержки сигнала А относительно сигнала RD, не Время задержки сигнала А относительно сигнала WR, не Время задержки сигнала D относительно сигнала С, не

Время задержки сигнала STBA относительно сигнала D, ис Время задержки сигнала D относительно сигнала STBA, не Время задержки сигнала STBA относительно сигнала С, ис

Длительность сигнала высокого уровня STBA, ис

Время задержки сигнала RD относительно сигнала STBA, ис

Время задержки сигнала RD относительно сигнала D, не

Время задержки сигнала WR (ext) относительно сигнала STBA, не Время задержки сигнала WR (ext) относительно сигнала D. не

Время задержки сигнала DACK относительно сигнала С, не Время задержки сигнала ТС относительно сигнала С, не Время задержки сигнала М128 относительно сигнала С, не

ои. нко

ice Тс

ЫН (С)

su (DRQ. HL;LH- с. LH) h (DRQ, HL HLDA, LH)

SU (hlda. hl-c. hl)

su (rdy. lh -c. lh)

(rdy. hl -c. lh)

d (hrq. lh/hl-c. lh)

d (ae. lh-c. hl) d (ae. hl-c. lh)

d (a. ZH/ZL - ae. LH) d (a, ZHjZL - C, LH) d (a. HZ/LZ- rd. lh)

d (a. hz/lz-Wr, lh)

d (d, ZH/ZL-~C.LH) *d (D, HZ/LZ-C. LH) d(stba. HL - d. ZH/ZL) d (d. HZ/LZ-stba. HL) *d (stba. LH-C. HL) *d (stba, HL -C, lh)

Wtl (STBA)

d Crd. hl~-stba. hl) d Crd. hl-d. hzilz)

d (Wr (ext), hl - stba. hl) d (Wr (ext). hl -d. HZ/LZ) *d (dack. hl/lh-c. HL) d {tc. lh/hl-c. lh) d (m/2 , lh/hl -c, lh)

0,32

120 0

100 30 20

60 300

100 20

Tc -100

70 20 70 20

5,25

120 4

180 300 200

300 250

160 200

270 270 270

Зак. S3

Продолжение табл. 3,26

Значения параметров

Время задержки сигнала RD относительно сигнала С, ис

Длительность сигнала RD низкого уровня, НС

Длительность сигнала VCR низкого

уровня, НС

Длительность сигнала WR (ext) низкого уровня, НС

Время задержки сигнала WR относительно сигнала С, не

Время задержки сигнала WR (ext) относительно сигнала С, не Время установления сигнала АО-A3 относительно сигнала RD 10, не Время сохранения сигнала АО-A3 относительно сигнала RD 10, не Время установления сигнала CS относительно сигнала RD 10, не Время сохранения сигнала CS относительно сигнала RD 10, не Время задержки сигнала DO-D7 относительно сигнала RD 10, не

Длительность сигнала RD 10 низкого

уровня, НС

Длительность сигнала WR 10 низкого уровня, не

Время установления сигнала АО-A3 относительно сигнала WR 10, не Время сохранения сигнала АО - A3 относительно сигнала WR 10, не Время установления сигнала DO-D7 относительно сигнала WR 10, не Время сохранения сигнала DO - D7

относительно сигнала WR 10, не Длительность высокого уровня сигнала SR, НС

Время установления сигнала SR от носительно Urc. мкс

d (rD, HL -С. lh) , (rD, LHC, hl), d (rD, ZH C, lh) , d (rD, HZ- C. lh)

(rd)

I

wl (wr. ext)

d (Wr. hl c, lh) ,

d (wr, LH-C, lh) , d (wr. ZH-C. lh) . d (wr. HZ-C. lh)

h (wr(ext), HL-C, LH) Кчи (A, LH/HL~rd 10. HL) *v(A. HL/LH- rd 10. LH)

su (cS, HL RD 10, Hb) V (C.S, LH- RDIo, LH)

d (d. ZH/ZL-RD 10. HL) d (D. HZ/LZ RD 10. LH)

wl (rd lO) wl (WWIO) su (A. lhhl -WR 10, HL) V(Л, hl/lh~wr 10, lh) Ksu(D, LHiHL - wr 10. lh) V (D. hl/lh TrTo. lh) *wh (,SR) su {sr. hl Ucc. )

27 c-rW(C)-50 2Tc-50

0 0 0 20 250

175 35

35 200

30 300 500

250 200 300 170

250 200 300 170

300 150

Значения параметров

Время установления сигнала SR от-носительно первого сигнала WR Ю,

не

Время установления сигнала CS от иосительно сигнала WR 10, не

Время сохранения сигнала CS относительно сигнала WR 10, не

su (sr, hl-wr 10, hl)

su (cs. hl-wr ю, hl) V (cs, lh-wr 10, lh)

35 35

всякий раз при загрузке регистра установки режима. Для обеспечения соответствующей синхронизации при обращениях к регистрам канала все команды, поступающие от процес сора, должны появляться парами, причем всегда младщий байт регистра должен получить доступ к памяти первым. Нельзя подавать сигнал CS до тех пор, пока сигнал RD 10 или WR 10 не станет активным, так как это может привести к ошибочному состоянию триггера. В системах, использующих прерывания, запросы прерывания должны быть запрещены в процессе программирования регистров канала, чтобы не было разделения парных команд записи или чтения регистров

Временная диаграмма работы микросхемы при программировании в режиме записи показана на рис 3 33, а, а в режиме чтения - на рис 3 33, б

Внутренние операции микросхемы по переходу из состояния ожидания в состояние обслуживания могут быть выполнены в течение семи тактов Продолжительность тактов определяется тактовой частотой микросхемы Если микросхема не выполняет цикла ПД, то она находится в холостом такте SO до прихода сигнала запроса ПД. С приходом сигнала DRQ последний обрабатывается согласно установленному приоритету (фиксированному или циклическому) и вырабатывается сигнал HRQ По этому сигналу микросхема переходит к такту SI Это положение будет сохраняться до прихода с процессора сигнала Подтверждение захвата HLDA. Таким образом, состояние ожидания характеризуется пребыванием микросхемы в тактах SO, SI.

При получении сигнала HLDA возбуждается шина DACK канала, имеющего запрос с наиболее высоким приоритетом Таким образом осуществляется выборка канала и соответствующего периферийного устройства для цикла ПД, и микросхема переходит к такту S2 Заметим, что сигнал HLDA должен оставаться с высоким уровнем напряжения до тех пор, пока не появится сигнал PACK при одном цикле ПД или оба сигнала DACK и ТС при передаче массива Если микросхема потеряет управление системными шинами, т е если

сигнал HLDA станет равным О, то сигнал DACK будет сохраняться до окончания текущего цикла ПД. После этого циклы ПД прекращаются до тех пор, пока микросхема снова не получит управление системными шинами

Каждый цикл ПД (состояние обслуживания) содержит не менее четырех тактов. 52, S3, S4, S5. Если время доступа к памяти и УВВ, включенных в систему, недостаточно для передачи байта в указанное число тактов, то между тактами S4 и S5 вводится один и более тактов ожидания Swi- Использование удлиненной запнои может в некоторых случаях исключить такты ожидания. Если в циклах ПД осуществляется режим проверки, то сигнал RDY не требуется.

Временийя диаграмма работы микросхемы ПД показана на рис. 3.34.

Основные параметры микросхемы в диапазоне рабочих температур от -10 до +70°С и напряжении питания 5,0 В±5% приведены в табл. 3.26.

3.6. Микросхема КР580ВН59

Микросхема КР580ВН59 - программируемый контроллер прерываний (ПКП), обслуживает до восьми запросов на прерывание микропроцессора, поступающих от внешних устройств

Микросхема позволяет сократить средства программного обеспечения и реальные затраты времени при выполнении прерываний в системах с приоритетами многих уровней Алгоритм задания приоритета устанавливается программным путем Приоритеты, закрепленные за внешними устройствами, могут быть изменены в процессе выполнения программ.

В микросхеме предусмотрена возможность расширения числа обслуживаемых запросов до 64 путем каскадного соединения микросхем ПКП.

Условное графическое обозначение микросхемы приведено на рис 3 35, назначение выводов - в табл. 3.27, структурная схема показана на рис. 3.36.