При работе в направлении МП - КОП выводы GI01, 0102, EOJ являются выходами с тремя состояниями, а выводы SRQ, NRFD, NDAC - выходами с открытым коллектором.

Режим 1. ОРТА (27) =5 В, ОРТВ (26) = = 0 В (прием/передача данных), направление передачи всех каналов определяется уровнем напряжения на выводе TiRl. При высоком уровне напряжения информация передается в направлении МП - КОП, а при низком уровне - в направлении КОП - МП.

При работе в направлении МП - КОП все выводы являются выходами с открытым коллектором при наличии входного напряжения

низкого уровня одновременно на выводах

ATN, Е01 и выходами с тремя состояниями - при других комбинациях входных напряжений на этих выводах

Режим 2. ОРТА (27) =0 В, ОРТВ (26) = = 5 В (приемпередача управляющих сигналов с функциями контроллера), линии NDAC, NRFD, SRQ при работе в направлении МП - КОП являются выходами с открытым коллектором, а линии IFC, REN, ATN, £0/ -выходами с тремя состояниями.

Направление передачи информации по линиям NDAC, NRFD определяется уровнем напряжения на выводе T/R1 Высокий уровень напряжения на этом выводе разрешает передачу сигналов из МП в КОП, а низкий уровень - из КОП в МП.

Направление передачи информации по линиям EOI, IFC и REN определяется уровнем напряжения на выводах TIR2 и 5КС. Высокий уровень напряжения на соответствующем вы-

воде разрешает передачу сигналов из МП в КОП, а низкий уровень - из КОП в МП

Напоавление передачи по линиям SRQ, ATN, E0I2 зависит от комбинации сигналов ATNO, IFC, SYC, IFCL, CLTH. CIC в соответствии с логической схемой, приведенной и а рис. 3.51, в.

Режим 3, ОРТА (27) =5 В, ОРТВ (26) = = 5 В (прием/передача данных с функциями контроллера), направление передачи всех каналов определяется уровнем напряжения на выводе TIR1. При высоком уровне входного напряжения разрешается передача информации из МП в КОП, а при низком - из КОП в МП Кроме того, для линии DAV сформирована дополнительная логическая схема разрешения или запрещения приема в зависимости от комбинации сигналов ATNO, IFCL.

Состояние выходов КОП задается, как в режиме 1.

Во всех режимах работы ппи передаче информации в направлении КОП - МП выводы, подключаемые в КОП, являются входами триггеров Шмидта.

Основные электрические параметры микро-схем.ы КР580ВА93 при температуре окружающей среды 25±10*С приведены в таблице 3.37

Предельно-допустимый режим эксплуатации

Напряжение питания, Ucc, не более ............5,25 В

Входное напряжение высокого

уровня, Uiy. ие более .... 5,25 В

Входное напряжение низкого уровня, UiL, ие более..... 0,8 В

Примечание. Напряжения измеряются относительно вывода GND.

Микросхема КР580ВА93 может быть использована как универсальный элемент в радиоэлектронных устройствах с цифровой обработкой информации. Типовая схема реализации интерфейса приведена на рис. 3.65.

3.9. Микросхема КР580ВГ75

Микросхема КР580ВГ75 - однокристальный контроллер ЭЛТ, предназначен для алфавитно-цифровых дисплеев, а также для применения в видеотерминалах микро-ЭВМ.

Основное назначение микросхемы - вывод информации из памяти микро-ЭВМ на экран ЭЛТ, промежуточное хранение информации, управление синхронизацией, параметрами развертки и изображения, выполнение вспомогательных функций (редактирование текста, управление курсором, генерирование графических символов, выбор цвета и т. п.).

Условное графическое обозначение микросхемы приведено на рис. 3.52, назначение выводов - в табл. 3.38, структурная схема показана на рис. 3.53.

В состав микросхемы входят: буферная схема цщны данных, логическая схема чтения/

записи/ПДП, внутренняя шина данных, входная буферная схема-контроллер, два буферных ЗУ на один знакоряд и сопряженные с ними стеки, выходная буферная схема-контроллер, выходная буферная схема, схема растровой синхронизации и управления видеосигналом, счетчики знаков, строк, знакорядов, регистры светового пера.

Буферная схема шины данных - двунаправленная с тремя состояниями, 8-разрядная буферная схема для сопряжения внутренней шины данных микросхемы с шиной данных системы. Работой буферной схемы шины данных управляет логическая схема чтеиия/запи-си/ПДП.

Логическая схема чтения/записи/ПДП управляет процессом двунаправленного обмена информацией микросхемы с внешними устройствами, а также переводом выводов шины данных микросхемы в 3-е состояние. Логическая схема чтения/записиГПДП, декодируя внешние управляющие сигналы, адресует записываемую информацию в соответствующие регистры микросхемы, буферные ЗУ или стеки FIFO, а считываемую выводит из регистров состояния или регистров светового пера. Кроме того, она вырабатывает сигналы ПДП и прерываний, подаваемые на центральный процессор и контроллер ПДП

Внутренняя шина данных, состоящая из восьми коммутируемых линий связи, осуществляет обмен информацией внутри микросхемы.

LPEN

сса CCI ссг ссз

СС* CCS ССб

ICO LCI

HRTC

унте

LTEN VSP RW

HL6T

LAO IAI

брао вра)

Таблица 3.38

25 26

31 35 36 3Z

Рис. 3.52. Условное графическое обозначение КР580ВГ75

функциональное назначение выводов

Номер строки Запрос ПДП Подтверждение ПДП Обратный ход строчной развертки

кадровой

Обратный развертки Чтение Запись

Световое перо Шина данных

Общий .Адрес порта Выбор микросхемы Код знака Синхросигнал знака Запрос прерывания Подсветка

Универсальные атрибутивные коды

Полавление видеосигнала Негативное изображение Разрешение засветки экрана

Код графических символов Напряжение питания +5 В

Входная буферная схема-контроллер управляет взаимодействием микросхемы КР5вОВГ75 с центральным процессором видеотерминала. Она содержит регистры команд и параметров, куда по внутренней шине данных логическая схема записи адресует команды от центрального процессора и числовые данные (параметры), входящие в состав некоторых команд (см. Программирование микросхемы ). Сведения о правильности приема и выполнения команды заносятся в регистр состояния, откуда центральный процессор может их считать и контролировать.

Входная буферная схема-контроллер просматривает информацию, загружаемую в буферные ЗУ, и при обнаружении в ее составе вспомогательных команд выполняет нх (например, при команде Конец кадра - прекращение ПДП прекращает дальнейший запрос ПДП).

Выходная буферная схема-контроллер управляет отображением информации. При обнаружении в ее составе атрибутивных кодов знака или поля дешифрирует их и производит соответствующее действие (например, при атрибутивном коде поля Подсветка включает выход HLGT микросхемы).

Буферные ЗУ на один знакоряд - два ЗУ емкостью по 80 8-битовых знаков каждое для промежуточного хранения выводимой на экран ЭЛТ информации, заполняются в ходе цикла ПДП из страничной памяти видеотерминала. Если содержимое одного из этих ЗУ выводится на экран, то второе заполняется информацией для следующего знакоряда.

В микросхеме есть два стека обратного магазинного типа емкостью 16 знаков по 7 бит каждый Стеки попарно сопряжены с буферными ЗУ и служат для увеличения их емкости в прозрачном режиме.

Выходная буферная схема - однонаправленный 7-разрядный буферный регистр для синхронного вывода информации из буферного ЗУ или стека FIFO на знакогенератор.

Растровая синхронизация и управление видеосигналом обеспечивают синхронизацию и управление выводами LAO, LA1, HLGT, RVV, LTEN, VSP, GPAO, GPA1 микросхемы.

Счетчик знаков - программируемый счетчик для поочередного подсчета числа знаков в знакоряду и длительности обратного хода горизонтальной развертки, требуемые значения которых записаны в регистре параметров. Управляется со входа CCLK. Во время подсчета длительности обратного хода горизонтальной развертки на выходе HRTC напряжение высокого уровня.

Счетчик строк - программируемый счетчик для подсчета числа строк растра в знакоряду, требуемое число которых записано в регистре параметров. Выход этого счетчика в 4-разрядном параллельном коде задает ПЗУ внешнего знакогенератора номер строки растра в знакоряду, отображаемой на экране ЭЛТ.

Счетчик знакорядов - программируемый счетчик для поочередного подсчета числа знакорядов в кадре и длительности обратного

----Ц,

#-<

АО -

ссо-ш

LAO.LAI

HLBT ПЕН

mo-mi

* 4 а \ccLK

-LP£H

Рис. 3.53. Структурная схема КР580ВГ75

хода вертикальной развертки, требуемые значения которых записаны в регистре параметров входной буферной схемы-контроллера. Во время подсчета длительности обратного хода вертикальной развертки на выходе VRTC напряжение высокого уровня.

Регистры светового пера - два регистра, один из которых включен параллельно счетчику знаков, второй - счетчику знакорядов, В момент поступления сигнала от светового пера текущее состояние обоих счетчиков заносится в регистры светового пера, в которых хранится, и по команде может считываться центральным процессором. Следует учитывать, что в регистры заносятся координаты знака с запаздыванием на два-три знакоместа относительно фактического расположения на экране, что требует аппаратной или программной коррекции.

Выводы микросхемы выполняют следующие функции.

Номер строки. Выход счетчика строк, задающий знакогенератору номер строки растра в знакоряду, отображаемой в данный момент на экране ЭЛТ.

Запрос ПДП. Выходной сигнал к контроллеру ПДП (КР580ВТ57), требующий цикла прямого доступа к памяти для загрузки информации в буферное ЗУ на один знакоряд.

Подтверждение ПДП. Входной сигнал от контроллера ПДП, указывающий, что будет проводиться запрашиваемый цикл ПДП.

Обратный ход строчной развертки. Выход-но I сигнал, возникающий во время обратного хода горизонтальной развертки, длительность которого программируется Во время его действия на выходе VSP напряжение высокого уровня.