мания н запрашивает прерывание текущей последовательности событий на ЛКП.

Разрешение дистанционного управления - линия управления ЛКП. Выбирает (в соответствии с другими сообщениями) дистанционный нлн местный способ управления устройством.

Управление приемно-воэбудителькой схемой (T/RI) - устанавливается на высокий уровень для индикации вывода данных, сигналов на линиях DI01-DI08 и DAV, вхо;-иых сигналов на линиях NPFD и NDAC (активна синхронизация источника); устанавливается на низкий уровень для нидикацин вво-да данных, сигналов иа линиях DI0I-DI08, DAV и входных сигналов на линиях NPFD, NDAC (активна синхронизация акцептора).

Управление приемно-возбудительной схемой (T/R2) - устанавливается на высокий уровень для индикации выходных сигналов на лиинн EOI и на низкий уровень для инди-кации ожидаемого входного сигнала на линии Е01 во время параллельного опроса.

Адресация ЛКП. Каждое устройство, сое-дниеииое с ЛКП. должно иметь хотя бы один адрес, по которому устройство-контроллер, осуществляющее управление шиной, может включать его в конфигурацию для приема, передачи нлн выдачи состояния. Реализация ЛКП иа микросхеме КР580ВК91А предлагает три режима адресации, при помощи которых устройство можно нининализнровать в каждом конкретном применении. Первый из этих

режимов позволяет устройству иметь два независимых первичных адреса, второй позволяет пользователю реализовать единое .устройство приема/передачи с адресом из двух байтов (первичный адрес плюс вторичный адрес), третий также позволяет применение двух раздельных адресов; в этом случае каждый из них будет десятибитовым (пять младших битов в каждом из двух байтов). Однако этот режим требует, чтобы вторичные адреса проходили на микропроцессор для сверки.

Эти типы адресации более детально описываются при рассмотрении регистров адреса.

Регистры КР580ВК91Л . Побитовая схема 16 регистров КРбвОВК91А представлена на рнс. 3.64. Более детальное описание каждого из этих регистров и их функций дано ниже. Выбор этих регистров микропроцессором производится путем использования выводов CS, RD, WR и RS0~RS2 по следующей схеме;

CS RD WR RS0~RS2

Все регистры чтения Все регистры записи Состояние выключено .......

ССС ССС

X XXX

Регистры данных. К ним относятся регистры Ввод данных и Вывод данных .

Регистр Ввод данных используется для пересылки данных от ЛКП к микропроцессору или в память, когда микросхема

PeeucmpbJ чтемия Ввод данных (Off)

Код адреса регистра HSZKSJ Ш ООО

О О Г

О I

г о о

1 о /

; ; о

г I I

Регистра записи Вывод Занных (ow)

E0S(7W)

EDS \EC5\ECk

ECS \ECZ

EC? \ECe

Рис. 3.64. Карты регистров микросхемы КР580ВК91А

КР580ВК91А адресована на прием. Входная информация избирательно фиксируется в этом регистре, и его содержимое не уничтожается при записи в регистр Вывод данных . Сообщение RFD Готов для данных поддерживается ложны.м до тех пор, пока байт не будет считан из регистра Ввод данных либо микропроцессором, либо в цикле ПДП. Затем КР580ВК91А автоматически заканчивает цикл синхронизации.

В режиме удержания RFD (см. Вспомогательный регистр А*) цикл синхронизации не заканчивается до тех пор, пока микросхеме КР580ВК91А не будет послано командное сообщение о разблокировке удержания. Так можно некоторое время считывать один и тот же байт или действующий передатчик может удерживаться до тех пор, пока не будут обработаны все подготовленные данные.

Если КР580ВК91А адресована на передачу, то регистр Вывод данных используется для пересылки данных на ЛКП. После того, как принято прерывание ВО и в этот регистр записан байт, КР580ВК91А инициирует и завершает цикл синхронизации, посылая этот байт иа ЛКП. В режиме запрещения прерывания ВО пользователь перед записью в этот регистр будет ждать, пока ВО станет активным (в режиме ПДП это будет происходить автоматически). Считывание регистра Ввод данных не уничтожает информацию в регистре Вывод данных .

Регистры прерывания. К ннм относятся регистры Состояние прерывания ! , Разрешение прерывания 1 , Состояние прерывания 2 , Разрешение прерывания 2 н частично Адрес О .

Мнкросхема КР580ВК91А может быть запрограммирована на генерацию прерычания микропроцессора при возникновении любого из 12 состояний нли событий на ЛКП. После приема прерывания микропроцессор должен считать регистры состояния прерывания, чтобы определить, какое событие возникло, а затем исполнить соответствующую программу обслуживания (если это необходимо). Каждому из 12 битов состояния прерывания соответствует бит разрешения в регистрах разрешения прерывания. Эти разрешающие биты используются для выбора тех событий, которые приведут к срабатыванию вывода INT микросхемы. Запись лог. 1 в любой из разрядов этих регистров разрешает соответствующим битам состояния прерывания генерировать прерывание.

Биты в регистрах состояния прерывания устанавливаются независимо от состояния битов разрешения. Затем, после считывания или по мере исполнения местного сообщения роп Питание включено , регистры Состояние прерывания очищаются. Если событие про исходит в момент считывания одного из ре гистров состояния прерывания, то оно обыч но удерживается до очистки регистра, а за тем помещается в соответствующий регистр

Обозначение каждого бита в этих регист pax и краткое описание соответствующих

функций приведены в табл. 3.47. Эта таблица показывает также, каким образом устанавливается каждый из битов прерывания.

Бит INT в регистре Адрес О дублирует бит INT в регистре Состояние прерывания 2 . Он является только битом состояния, не генерирует прерывания, поэтому для него нет соответствующего разрешающего бита.

Прерывания ВО и BI разрешают разработчику выполнение циклов передачи данных. ВО указывает, что байт данных может быть записан в регистр Вывод данных . Ои устанавливается при TACS А (SWNS VSGNS) Л Л RFD и сбрасывается, когда байт данных записан или подано ATN, или КР580ВК91А выходит из TACS.

Данные ие могут быть записаны в регистр Вывод данных , прежде чем установлен ВО.

Аналогично устанавливается BI, когда входной байт принят в КР580ВК91А, и сбрасывается, когда микропроцессор считывает регистр Ввод данных . ВО и BI сбрасываются также при местном сообщении роп Питание включено и при считывании регистра Состояние прерывания 1 . Однако в случае необходимости циклы передачи данных можно выполнить без считывания регистра Состояние прерывания 1 , если все прерывания, кроме ВО и BI, запрещены; ВО и BI будут автоматически сбрасываться после передачи каждого байта.

Если КР580ВК91А используется в режиме прерываний, то выводы INT и DREQ можно предназначить для прерываний ввода и вывода данных, при разрешении BI и DMAO соответственно в том случае, если не разрешены другие прерывания. Это устраняет ие-обходимоеть считывания регистров состояния прерывания, когда принимается или передается байт.

Бит ERR устанавливается для индикации состояния ошибки щины, когда КР580ВК91А ярляется активным передатчиком и пытается пересылать байт на ЛКП, но активные приемники отсутствуют (например, все устройства на ЛКП находятся в состоянии AIDS). Логический эквивалент выражения пЬа Л /\TACS/\DACARFD будет устанавливать этот бит.

Бит DEC устанавливается всякий раз при возникновении состояния DCAS. Исходное состояние, в которое возвратятся функции прибора при DCAS, определяет разработчик. Обычно это состояние будет Питание включено , однако в общем случае состояние приборных функций в DCAS задается по усмотрению разработчика.

Следует отметить, что на DCAS не оказывают влияния интерфейсные функции, которые возвращаются в исходное состояние при действии сообщения IFC Очистить интерфейс или местного сообщения роп.

Бит прерывания END может использоваться микропроцессором для обнаружения окончания многобайтовой передачи. Этот бит будет устанавливаться, когда микросхема КР580ВК91А является активным прием-

Содержание битов прерывания

Энт прерывания

Примечание

Индикация неопределенных команд Устанавливается прн (TPAS V LPAS) Д Л SCG А ЛС05Л Режим 3 Устанавливается прн DTAS Устанавливается при (EOS\/EOI),\LACS Устанавливается при DCAS

Устанавливается при;

TACS Л пЬа Л Е>АС Л RED

TACS Л (SW.NS V SONS) Устанавливается при LACS Д ACDS Показывает состояние вывода ШТ

Устройству разрешен последовательный опрос

Устройство в состоянии Запирание местного (LWLS V RWLS) Устройство в состоянии Отпирание дистанционного {REMS V RWLS) SPAS-*SPAS, если APRS, STRS или SPAS истинно LLOHE LLO

Днстанционное Местное

Адресован 4=t Не адресован

СРТ APT

GET END DEC

ERR BO BI

SPAS

LLO REM

SPC LLOC REMS A DSC

Принята неопределенная команда Вторичный адрес должен быть пропущен к микропроцессору для опознавания Возник запуск группы Было принято сообщение EOS или EOI Возникло активное состояние Очистить устройство

Возникла интерфейсная ошибка; нет активных акцепторов Байт можно выводить Введен байт

Эти биты только индицируют состояние; они не будут генерировать прерывания, поэтому для них нет соответствующих битов разрешения

Прерывание Последовательный опрос завершен

Прерывание по изменению запирания местного

Прерывание по изменению дистанцион-ного/местного

Прерывание по изменению состояния адресации

В ton (только передавать) и Ion (только принимать) прерывание ADSC не генерируется.

пиком {LACS) и принято EOS (в том случае, если во Вспомогательном регистре А* разрешено свойство *END по приему EOS ) или EOI. EOS будет генерировать прерывание, когда байт в регистре Ввод данных совпадает с байтом в регистре EOS. Во втором случае прерывание будет генерироваться, когда на входе EOI будет обнаружен истинный сигнал.

Бит прерывания GET используется для обнаружения микропроцессором возникновения DTAS. Он устанавливается микросхемой КР580ВК91А, адресованной на прием, когда принимается сообщение GET. Прн приеме сообщения GET срабатывает также вывод TRIG микросхемы. Таким образом, основные операции по запуску устройствэ могут начинаться без вмешательства программного обеспечения микропроцессора.

Бит прерывания APT указывает процессору, что в регистре СРТ находится вторичный адрес для уточнения достоверности. Это прерывание возникает только прн действии Режима 3 адресации (см. Регистры адреса ). В Режиме 2 вторичные адреса будут

автоматически опознаваться микросхемой КР580ВК91А, а в Режиме 1 они будут игнорироваться.

Бит прерывания СРТ отмечает появление неопределенной команды и всех вторичных команд, следующих за неопределенно!.

Битом Во вспомогательного регистра В разрешается свойство Пропускаемая команда .

Любое сообщение, не расшифрованное микросхемой (не включенное в диаграммы состояния, см. приложение), становится неопределенной командой. Отметим, что любая адресная команда автоматически игнорируется, если микросхема КР580ВК91А не адресована.

Неопределенные команды считываются микропроцессором из регистра Пропускаемая команда микросхемы. Этот регистр во время чтения передает логические уровни, представленные на шине данных. Пока этот регистр не считан, КР580ВК91А будет удерживать синхронизацию, если разрешено СРТ.

Полезным свойством микросхемы КР580ВК91А является ее способность генерировать прерывания при переходах состоя-