НИИ интерфейсных функций. В частности, три младших бита регистра Состояние прерывания 2 (если они разрешены соответствующими битами разрешения) вызовут прерывание при изменениях следующих состояний, определенных стандартом:

бит О ADSC - изменение в LIDS нли TIDS, или MJMN;

бит 1 REMC - изменение в LOCS или REMS;

бнт 2 LLOC - изменение в LWLS или RWLS.

Четыре старших бита регистра Состояние прерывания 2 доступны для микропроцессора как биты состояния. Таким образом, если один из битов 0-2 генерирует прерывание, указывая, что имело место изменение состояния, то соответствующий бит состояния (биты 3-5) может быть считан для определения, какое новое состояние возникло. Для определения характера изменения состояния адреса (бит 0) доступен для считывания регистр Состояние адресации .

Прерывание SPC (бит 3 в регистре Состояние прерывания 2 ) устанавливается при выходе из SPAS, если возникло APRS или STRS, или SPAS, и показывает, что контроллер ЛКП считывает байт состояния последовательного опроса шины после запроса микросхемой КР580ВК91А обслуживания (был подан SRQ). Прерывание SPC возникает один раз после считывания контроллером байта состояния, если было запрошено обслуживание. Контроллер может считать байт состояния позже и байт будет содержать последнее состояние, записанное центральным процессором в регистр Режим последовательного опроса , но бнт SRQS не будет установлен и не будет генерироваться прерывание.

И, наконец, бит 7 контролирует состояние вывода INT микросхемы. Он представляет собой логическое ИЛИ всех разрешенных битов состояния прерывания. Следует отметить, что биты 3-6 регистра Состояние прерывания 2 не генерируют прерываний, они используются микропроцессором только для чтения в качестве битов состояния.

Бит 7 регистра Состояние прерывания 2 дублируется в регистре Адрес О , и этот последний может быть использован прн регистрации прерываний, чтобы избежать потерн одного из прерываний в регистре Состояние прерывания 2 .

Биты 4 и 5 (DMAI, DMAO) регистра Разрешение прерывания 2 применяются для разрешения прямой передачи данных между памятью и ЛКП: DMAI (ПДП, ввод) разрешает вывод DREQ Запрос ПДП микросхемы при возникновении BI. Аналогично DMAO ПДП, вывод разрешает включение вывода DREQ при возникновении ВО. Следует отметить, что вывод DREQ может быть использован как второй выход прерывания, управляемый BI и (нлн) ВО и разрешаемый посредством DMAI и DMAO.

Следует также отметить, что считывание регистра Состояние прерывания 1 не влияет иа вывод DREQ. Ои сбрасывается всякий раз по мере записи байта в регистр Вывод данных или считывания из регистра Ввод данных .

Для гарантии, что бит состояния прерывания не будет сброшен без считывания и не будет оставлен несброшенным после считывания, в микросхеме КР580ВК91А введены специальные процедуры обработки прерываний. Когда в одном из регистров Состояние прерывания устанавливается любой разрешенный бит прерывания, вход регистров блокируется до тех пор, пока установленный бит не будет считан и сброшен микропроцессором. Здесь возникает потенциальная проблема изменения состояния прерывания в момент блокировки регистра. Однако микросхема хранит все новые прерывания в регистре временного хранения и передает их в соответствующий регистр Состояние прерывания после того, как будет сброшено предыдущее прерывание. Эта передача будет иметь место, если соответствующие биты были считаны как нулевые.

Регистры последовательного опроса. К

ннм относятся регистры Состояние последовательного опроса (3R) и Режим последовательного опроса (3W).

Регистр Режим последовательного опроса определяет байт состояния, который микросхема пересылает на шину данных ЛКП при приеме сообщения SPE Отпирание последовательного опроса . Бит 6 этого регистра резервирован для местного сообщения rsv Запрос на обслуживание . Установка этого бита в 1 вызывает включение линии SRQ, указывая на необходимость внимания от контроллера, взявшего управление на ЛКП. Остальные биты этого регистра применяются для пересылки информации о состоянии на ЛКП. После того, как микропроцессор инициализирует запрос на обслуживание установкой бита 6, контроллер ЛКП пересылает сообщение SPE и затем адресует микросхему КР580ВК91А на передачу. В этот момент микросхема отдает один байт состояния через регистр Режим последовательного опроса .

После того, как байт состояния считан контроллером, микросхема КР580ВК91А автоматически очистит rsv и выработает прерывание SPC Центральный процессор может снова запросить обслуживание путем записи соответствующего байта в регистр Режим последовательного опроса с установкой бита rsv

Если контроллер выполняет последовательный опрос, когда бит rsv очищен, то будет считан байт состояния, записанный последним, но линия SRQ не будет включена микросхемой КР580ВК91А и в байте состояния бит SRQS будет очищен.

Регистр Состояние последовательного опроса доступен для чтения байта состояния в

регистре Режим последовательного опроса . Процессор может проверять состояние запроса на обслуживание, опрашивая бит 6 этого регистра, который соответствует состоянию SRQS Запрос на обслуживание . Когда проводится последовательный опрос и управля-ющий контроллер считывает байт состояния, бит SRQS очищается. Линия SRQ и бит rsv связаны друг с другом.

Регистры адреса. К ним относятся регистры Состояние адресации (4R), Режим адресации (4W), Адрес О i6R), Адрес 0/1 (6W), Адрес 1 (7R).

Регистр Режим адресации используется для выбора одного из пяти режимов адресации, имеющихся в КР580ВК91А. Он определяет способ, которым микросхема использует информацию регистров Адрес О и Адрес 1 .

В Режиме 1 содержимое регистра Адрес О составляет старший адрес приемника/ передатчика, а регистр Адрес 1 содержит младший адрес приемника/передатчика. В тех случаях, когда требуется только одни адрес, применяется старший приемник/передатчик, а младший приемник/передатчик должен быть запрещен.

Загрузка адреса в регистры Адрес .0 и Адрес 1 посредством регистра Адрес 0/1 разрешает функциоинрованне соответственно старшего и младшего приемника/передатчика.

В Режиме 2 микросхема КР580ВК91 А опознает два последовательных адресных байта: первичный и следующий за ним вторичный. Чтобы разрешить прибору передачу или прием, должны быть приняты оба адресных байта. Аналогично Режим 2 адресации разрешает расширенные функции передатчика и приемника, определенные стандартом.

Для использования Режима 2 адресации первичный адрес должен загружаться в регистр Адрес О , а вторичный - в регистр Адрес 1 . Когда оба адреса (первичный и вторичный) размещены в микросхеме КР580БК91А, она может обрабатывать все адресные последовательности без вмешательства процессора.

В Режиме 3 микросхема КР580ВК91А обрабатывает адресацию точно так же, как и в Режиме 1 , за исключением того, что за каждым старшим нлн младшим первичным адресом должен следовать вторичный. Все вторичные адреса прн использовании Режима 3 должны проверяться микропроцессором. Когда КР580ВК91А находится в состоянии TPAS нлн LPAS Первичный адресованный передатчик/приемник и не опознает байт на шине DiO, то генерируется прерывание APT (см. Регистры прерывания ) и байт поступает в регистр СРТ Пропускаемая команда . В программу обслуживания данного прерывания должно входить считывание микропроцессором регистра Пропускаемая команда и запись одной из следующих реакций в регистр Вспомогательный режим : 07Н

при вводе недостоверного вторичного адреса; OFH при вводе достоверного вторичного адреса.

Установка бита ТО генерирует местное сообщение ton Только передавать н устанавливает микросхему в режим только пере дачи. Этот режим позволяет устройству работать в качестве передатчика в интерфейсной системе без контроллера.

Установка бита LO генерирует местное сообщение Ion Только принимать и устанавливает микросхему в режим только приема. Этот режим позволяет устройству работать в качестве приемника в интерфейсной системе без контроллера.

Указанные биты могут также использоваться прн действующем контроллере для изоляции от дистанционных команд или обмена данными.

Режим адресации, реализуемый прн помощи микросхемы КР580ВК91А, можно выбрать записью одного из следующих байтов в регистр Режим адресации .

Содержимое регистра адресации Режим

10000000 ... . Разрешение режима ton Только передавать

01000000 .....Разрешение режима Ion

Только принимать

11000000 .....КР580ВК91А может

передавать только нэ себя

00000001 ..... Режим 1 (первичный - первичный)

00000010 ..... Режим 2 (первичный - вторичный)

00000011..... Режим 3 (первичный/

ЛЯГ - первичный/ЛЯГ)

Регистр Состояние адресации содержит информацию, используемую микропроцессором для обработки собственной адресации. Эта информация состоит из битов состояния, которые контролируют состояние адресации каждого приемника/передатчика, флагов ton и Ion, указывающих на состояние только передачи и только приема, и бита EOI, установка которого означает, что с последним информационным байтом пришло сообщение END. Биты LPAS и TPAS указывают, что был принят первичный адрес приемника или передатчика. /Микропроцессор может использовать эти биты, когда к нему пропускается вторичный адрес, чтобы определить, адресуется КР580ВК91А на прием или на передачу.

Бит LA Приемник адресован будет установлен, когда микросхема находится в состоянии LACS Приемник активен нли в состоянии LADS Приемник адресован . Аналогично бит ТА Передатчик адресован будет установлен для индикации состояния TACS нлн TADS, а также для индикации SPAS Последовательный опрос активен .

Бит MJMN используется для определения, относится информация других битов к старшему или младшему приемнику/передатчику. Он устанавливается в 1, если адресо-

ваи младший прнемник/передатчик. Следует отметить, что одновременно может быть активен только один передатчик/приемник. Таким образом, бит MJMN будет указывать, какой из передатчиков/приемников либо адресован, либо активен.

Регистр Адрес 0/1 используется для указания адресов устройства в соответствии с форматом, выбранным в регистре Режим адресации . Пятибитовые адреса могут быть загружены в регистры Адрес О и Адрес 1 путем записи в регистр Адрес 0/1 .

Бит ARS используется для выбора, в какой из этих регистров будут загружены остальные семь битов. Биты DT и DL можно использовать для запрещения функций передатчика или приемника по адресу, указанному другими пятью битами байта. Если используется Режим 1 адресации и требуется только один первичный адрес, то в младшем адресе должен быть запрещен как приемник, так и передатчик.

В качестве примера использования регистра Адрес 0/1 рассмотрим случай, когда устройству необходимы два первичных адреса. Старший первичный адрес будет предназначен только для передачи, а младший - только для приема. Микропроцессор формирует эту конфигурацию КР580ВК91А при помощи последовательности записей (табл. 3.48).

В этом случае адреса ААААА и ВВВВВ хранятся в регистрах Адрес О и Адрес 1 соответственно и могут быть считаны микропроцессором. Следовательно, нет необходимости хранить адресную информацию еще где-либо. При хранении информации в регистрах Адрес О и Адрес 1 контроллер опознает адресацию без вмешательства процессора. Вмешательство процессора в последовательность адресации необходимо только в Режиме 3 , когда к нему пропускаются вторичные адреса.

В регистре Адрес О дублируется бит 7 (INT) регистра Состояние прерывания 2 . Это сделано для использования при регистрации прерываний. Для регистрации INT программным обеспечением нужно проверить, установлен ли бит 7 в регистре Адрес О . Если INT установлен, то нужно считать регистр состояния прерывания для определения, какое прерывание возникло.

Регистр Вспомогательный режим . В

этом регистре CNTI-CNT2 -- биты управления, СОМ0-СОМ4 - биты команды.

Регистр Вспомогательный режим содержит 3-битовое поле управления и 5-битовое поле команд. В микросхеме КР580ВК91.\ он используется для следующих целей:

загрузки скрытых вспомогательных регистров микросхемы;

выдачи микропроцессором команд микросхеме КР580ВК91А;

предварительной установки внутреннего счетчика, используемого для выработки задержки Г в функции Синхронизация источника , определяемой стандартом.

В табл. 3.49 обобщены задачи, выполняемые регистром Вспомогательный режим .

Вспомогательные команды используются микросхемой, когда в регистр Вспомогательный режим записывается ООООСССС, где СССС является 4-битовым кодом команды:

0000 - Немедленное исполнение роп. Эта команда сбрасывает микросхему в состояние Питание включено (местное сообщение роп, определяемое стандартом).

Состоянию Питание включено соответствуют следующие режимы: запрещены все передатчики и все приемники; биты состояния прерывания не установлены.

Микросхема разработана с учетом включения питания в известных состояниях диаграмм состояния, определяемых стандартом. Таким образом, в состоянии Питание включено возможно действие следующих состояний: SIDS, AIDS, TIDS LIDS, NPRS, LOCS, PPIS.

Команда 0000 является немедленно исполняемой командой (импульс роп). Они используется также для разблокировки состояния Инициализация , генерируемого либо внешним импульсом сброса, либо командой Сброс микросхемы .

0010 - Сброс микросхемы (инициализация). Эта команда производит то же действие, что и импульс, поданный на вход RESET микросхемы (см. Процедура сброса ).

ООП - Конец цикла синхронизации. Эта команда заканчивает цикл синхронизации, остановленный из-за удержания RFD (см. Вспомогательный регистр А ).

0100 - Запуск. Этой командой включается Запуск группы . Имеет то же действие, что и команда GET, выдаваемая коитролле-