Параметр

Время от сигнала EOIhl до

TIRIlh, не

Время от сигнала EOIhl до установления истинных данных иа DIO. нс

Время от сигнала Е01ьн До

TIRIhl, нс

Время от сигнала ATNhl до

NDAChl. ис

Время от сигнала ATNhl до

T/RI l, ис

Время от сигнала ATNhl до

T/R2hl, ис

Время от сигнала DAVhl до NDAClh. нс

Время от сигнала NDAClh до DAVlh, ис

Время от сигнала NRFDlh до

DREQlh, ис

Время от сигнала DAVhl до

DREQlh, ис

Время от сигнала ДЛКн До NDAChl. нс

Время от сигнала DAVlh до NRFDlh, ис

Время от сигнала RDhl до

NRFDlh, ис

Время от сигнала WRlh до уста-новления истинных данных иа выводах D/0, нс

Время от сигнала WRlh до установления истинного E0I, нс Время от CHiMija fl7/?lh До ШК 1 нс

Обозначенне

Максимальные значения параметров

Режим измерения

(EOTl;i) PPSS. ATN--0А5 В

hEODie) PPSS, ЛГЛ = 0,45 В

(£ог/г) 155 PPSS, ЛГЛ= 0,45 В

г,лгг;я 55 TAGS. AIDS

l(m-J4) 55 ГЛС5, AIDS

(nVND.K) 50 СЛС5

i\UDVi) 50 5 57-/5

(DVW) ЛЯ, Z.V4CS, = 2,4 В

(DVND2C) i>lCS

Udvnric) AH, LACS, rdy-истинно (rdnr) AH, LACS

UwRDio) SH, TACS, RS=0,4 В

,w/R£0,5, Sff, ГЛС5

URDV2) 830+ Разрешена высокоскоростная

sKivc передача данных

Примечания. 1. Af - код частоты в регистре SW; fcLc - частота синхросигнала иа входе CLOCK: 1 МГц < IcLC ц.

2. Временные параметры измеряются непосредственно на выводах микросхемы, суммарная емкость иа-[рузки ие более 150 пФ.

3 Контроль временных параметров ведется по напряжению высокого уровня 2,0 В и напряжению низкого уровня 0,8 В.

ся с контроллерами ПДП КР580ВТ57. Вывод (биты ВО и BI после считывания регистра

DREQ микросхемы КР580ВК91А запрашива- Состояние прерывания 1 будут очищаться

ет у КР580ВТ57 передачу байта в цикле д рд сохпяняютгя

ПДП. Этот вывод устанавливается триггера- но для Ьоии сохраняются).

ми во или BI, разрешаемыми битами DMAU Вывод DACK включается микросхемой

и DMAI регистра Разрешение прерывания 2 контроллера ПДП по запросу ПДП. Когда

DACK истинно (низкий уровень), то устанавливается CS = RS0 = RSl = RS2 = 0, чтобы

сигналы RD и WR, посылаемые от контроллера ПДП к микросхеме КР580ВК91А, относились к регистрам Ввол данных и Вывод

данных .

Сигнал DREQ сбрасывается при DACK А (RD V WR)

Последовательность ПДП при вводе данных.

1. Микросхемой КР580ВК91А принимается байт данных с ЛКП.

2. Генерируется прерывание BI и устанавливается DREQ.

3. Контроллером ПДП подается DACK и RD, содержимое регистра Ввод данных передается на шину данных микропроцессора, и DREQ сбрасывается.

4. Микросхема КР580ВК91А посылает на ЛКП истинное значение RFD и продолжает протокол АН-

Последовательность ПДП при выводе данных;

I. Генерируется прерывание ВО. указывая, что можно выводить байт, и подается DREQ.

2. Контроллером ПДП подается DACK и

WR, байт с шины данных микропроцессора подается в регистр Вывод данных микросхемы, и DREQ сбрасывается.

3. Микросхема КР580ВК91 посылает на ЛКП истинное значение DAV и продолжает протокол SH.

Следует отметить, что устройство в каждый момент времени адресовано (МТА V yMLAVytony Ion), поэтому необходимо считать регистр состояния адресации и инициализировать контроллер ПДП в соответствии с адресацией.

Микросхема КР580ВК91А совместима с большинством типов 8- и 16-разрядных микропроцессоров и микро-ЭВМ. Три адресных вывода микросхемы (RSO. RSI, RS2) нужно подключить к немультиплексированным адресным шинам микропроцессора, например А8. А9. А10. Для КР580ВМ80А могут быть использованы любые линии адреса.

Если используются младшие разряды адреса {АО. Al, А2). то они должны быть сначала демультиплексированы.

Непосредственное сопряжение КР58ПВК91.А с ЛКП осушествляется микросхемами КР580ВА93. Микросхема КР580ВК91А и две микросхемы КР580ВА93 могут образовать конфигурацию приемник/передатчик (рис. 3.65), а с микросхемой-контроллером - приемник/передатчик/контроллер.

Для получения полной электрической схемы в соответствии со стандартом СТ СЭВ 2740-80 не нужны дополнительные активные или пассивные компоненты.

Статические параметры микросхемы приведены в табл. 3.50, динамические - в табл. 3.51, реализуемые микросхемой временные параметры ЛКП - в табл. 3.52. а соот-

Примечания. 1. Символом Гп обозначают минимальное время, в течение которого функция должна находиться в заданном состоянии перед переходом в другое состояние.

2. Символом (п обозначено максимальное время, необходимое для осуществления перехода из одного состояния функции интерфейса в другое.

Если иа лнннях DIO, DAV п EOI используются драйверы с тремя состояниями, то Г, может быть;

а) равным нлн более ПОО ис:

б) равным нлн более 700 не, если известно, что 8 контроллере ATN запускается драйвером с тремя состояннями;

в) равным или более 500 не для всех байтов, ко торые следуют за первым байтом, посылаемым после каждого ложного перехода ЛГЛ (первый байт должен посылаться в соответствии с пп. а) и б)),

г) равным или более 350 не для всех байтов, которые следуют за первым байтом, посылаемым после каждого ложного перехода ATN, если требуется достижение большей скорости.

Время, необходимое для функций интерфейса, чтобы принять, но ие обязательно реагировать на интерфейсное сообщение; зависит от схемного исполнения

Задержка, необходимая для chi нальных линий EOI, NDAC н NRFD, чтобы они приняли их действительное состоянне; равна илн более 600 не для возбудителей (драйверов) с тремя состояниями.

ветствующие им временные диаграммы - па рис. 3.66.

На рис. 3.67 и 3.68 показаны временная диаграмма процесса синхронизации информационного обмена и алгоритм процесса синхронизации соответственно.

Значения времени функций интерфейса приведены в табл. 3.53.

ПРИЛОЖЕНИЕ Модифицированные диаграммы состояний

На рисунках П1-П9 приведены диаграммы состояний интерфейсных функций. Они соответствуют диаграммам состояний стандарта со следующими изменениями.

1. Микросхема KP580BK9IA реализует все функции интерфейса, исключая функцию контроллера. Сюда входят: SHI, AHI, Т5, ТЕ5, L3, LE3, SRI. RLI. PPI. DCJ, DTI и СО.

2. Режимы адресации включены в диаграммы состояний функций Т и L. Необходимо отметить, что в Режиме 3 MSA и OSA

tanVHTAAPemuMl VMSAATPASA Режим I

ШЛЗРМЗ

IPC (в пределах t)

(8 пределах t2)\

ATN (в пределах Сг)

muSTs,

подготовленные для SH

DASdaum данных), подготовленный для SN

£01, если ЛАВ-fOS

дО.всли TACSANdPH пва

, ATNVFl , (SHpedenaxti)

Рис. П.1. Диаграмма состояний функции Синхронизация источника iSH): F1==TACS V SPAS

роп

(TP/S

TPAS]

РСВА/Ш SPE

SPIS

[в пределах t;}

Рис. П.З. Диаграмма состояний функции Расширенный передатчик \JE): Е4 = 0ТА V (OSA Л TPAS V MSA Л

1тл ШС NPFD NPFH

роп у>,.чщ

делах tz )

NUAC

£NU, если (EtTeTs)

Л LPAS) Л Режим 1 V МЕА Л Режим 1

WSSeSTB

Рис П.4. Диаграмма состояний функции Запрос на обслуживание {RQ)

Рис. П.2. Диаграмма состояний функции Синхронизация акцептора (ЛЯ): F2=ATN V EACS V LADS-F3=ATN у rdy;

тз- = тз/\срТ аИрт.

* Переход не происходит при нормальной работе интерфейса, однако он может быть применен для упрощения реализации функции.

** Задержка to длительностью около 300 iic введена для устранения ложных срабатываний по DA V.

генерируются только после проверки микропроцессором достоверности вторичного адреса (прерывание APT) В этих модифицированных диаграммах состояния показаны в отрицательной логике (истинным является сигнал низкого уровня). Следовательно, сигнал DAV будет истинным, когда на выводе 36 микросхемы КР580ВК91А будет напряжение низкого уровня.

3. Декодирование всех многоканальных дистанционных сообщений происходит в ACDS. Для упрощения диаграмм состояний мультиплицирование в ACDS не показано.