Строительный блокнот Корпуса микропроцессорных микросхем >50нс LMW-iMV CS SI SZ виод U-L4 (Bnsmu.au коммутации) бяод U-Lt ~ (> i m i3n e FM) CS Ж - WB>iC Выход L!-Lf WOhc i-150HC i-гоопс гоопс. >A00HQ- i 15DHC ЮОнС вовне i-ZOM. i 150нс эрос Рис. 5.14. Временная диаграмма работы К583КП1 режим приостановки (5/ и S2 отсутствуют). В этом режиме в микросхеме никаких действий не происходит, а в РМК хранится последняя принятая микрокоманда; нормальный режим (5/ и S2 присутствуют). В этом режиме в каждом цикле принимается новая микрокоманда, которая затем наполняется. Осиовные параметры К583КП1 Номинальный ток инжектора /о = =/о1 + /о2.........210 мА Потребляемая мощность Ясс при номинальном токе инжектора . . 252 мВт Входной ток низкого уровня IiL при U,l = 2,A В, не более ... 0,2 мА Выходной ток высокого уровня /он, не более; для магистралей L1 (0-7) - L4 (0-7)......... 0,45 мА для вывода Z....... 0,05 мА Выходной ток низкого уровня loL, не более........ 20 мА Выходное напряжение низкого уровня UoL, ие более..... 0,4 В Время цикла Тс, не менее , , . 1000 ис 5.4. Микросхема К583ВМ1 Микросхема К5вЗВМ1 - логический микропроцессор (ЛП), выполненный по ИЛ технологии, ориентирован иа логическую обработку битовой и байтовой информации и предназначен для построения устройств формирования приоритета, устройств логической обработки битовой и байтовой информации, устройств перекодировки информации. Условное графическое обозначение микросхемы приведено на рис. 5.15, назначение выводов - в табл. 6.12, структурная схема даиа на рис. 5.16, формат микрокоманд показан на рис. 5,17, система микрокоманд приведена в табл. 5.13-5.16, временная диаграмма работы - на рис. 5.18. Микросхема обеспечивает выполнение следующих операций: прием, логическую обработку, хранение и выдачу битовой и байтовой информации; анализ входной информации на наличие хотя бы одной 1 с выдачей номера разряда, в котором содержится старщая (левая) 1, идентифицируемого соответствующими признаками; модификацию адресов элементов внутренней памяти. Структурная схема микросхемы, приведенная на рис. 5.16, содержит: пять информационных магистралей LNO- LN2, LX0~LX7. LM0-LM7, LY0-LY7, LB и щину микрокоманд LMIO-LM18; 8-разрядное логическое устройство; восемь 8-разрядных регистров общего назначения РОНО-РОН7; 8-разрядный регистр маскн РМС и схему маскировании; регистры магистралей РМ и РБ; 3-разрядный регистр приоритета РП и схему приоритета; 3-разрядный регистр виещиего номера РОН (адреса бита РН); 9-разрядный регистр микрокоманд РМК и ПЛМ; регистр остаточного управления, состоящий из 3-разрядного регистра внутреннего указателя РОН РУ и 3-разрядиого регистра адреса бита РАБ;
5 6 7 о 1 г 9 IT 44 45 Рис. 5.15. Условное графическое обозначение К583ВМ1 одноразрядный регистр выборки кристалла РВК. На входы логического устройства могут поступать операнды нз двунаправленной магистрали LM0-LM7. входной магистрали LX0-LX7, одного нз РОН РОНО-РОН?, регистра маски РМС, одноразрядной магистрали LB При выполнении байтовых операций массив РОН адресуется как масоне из восьми байтов с непосредственным доступом и с доступом по стековому принципу. При выполнении битовой обработки массив РОН интерпретируется как матрица битов размерностью 8x8, а регистр РМС с разрядами О-7 - как строка битов. Система микрокоманд приведена в табл. 5.13. Формат микрокоманды имеет постоянную длину и занимает девять двоичных разрядов, разбитых на три независимых поля (П1-ПЗ, см. рис. 5.17). В байтовых операциях используются четыре способа адресации одного нз РОН, участвующих в операции: прямая адресация. Осуществляется подачей совместно с микрокомандой 3-разрядного кода адреса по магистрали LN0-LN2; 2 3 4 5 6 7
ьсе микрокоманды выполняются прн CS=1. В остальные разряды РМ записываются нули.
|