Строительный блокнот  Корпуса микропроцессорных микросхем 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 [ 64 ] 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121

>50нс

LMW-iMV CS

SI SZ

виод U-L4 (Bnsmu.au коммутации)

бяод U-Lt ~

(> i m i3n e FM)

CS Ж -

WB>iC

Выход L!-Lf

WOhc

i-150HC

i-гоопс

гоопс.

>A00HQ-

i 15DHC

ЮОнС

вовне

i-ZOM.

i 150нс

эрос

Рис. 5.14. Временная диаграмма работы К583КП1

режим приостановки (5/ и S2 отсутствуют). В этом режиме в микросхеме никаких действий не происходит, а в РМК хранится последняя принятая микрокоманда;

нормальный режим (5/ и S2 присутствуют). В этом режиме в каждом цикле принимается новая микрокоманда, которая затем наполняется.

Осиовные параметры К583КП1

Номинальный ток инжектора /о =

=/о1 + /о2.........210 мА

Потребляемая мощность Ясс при номинальном токе инжектора . . 252 мВт

Входной ток низкого уровня IiL

при U,l = 2,A В, не более ... 0,2 мА Выходной ток высокого уровня /он, не более; для магистралей L1 (0-7) -

L4 (0-7)......... 0,45 мА

для вывода Z....... 0,05 мА

Выходной ток низкого уровня

loL, не более........ 20 мА

Выходное напряжение низкого

уровня UoL, ие более..... 0,4 В

Время цикла Тс, не менее , , . 1000 ис

5.4. Микросхема К583ВМ1

Микросхема К5вЗВМ1 - логический микропроцессор (ЛП), выполненный по ИЛ технологии, ориентирован иа логическую обработку битовой и байтовой информации и предназначен для построения устройств формирования приоритета, устройств логической обработки битовой и байтовой информации, устройств перекодировки информации.

Условное графическое обозначение микросхемы приведено на рис. 5.15, назначение выводов - в табл. 6.12, структурная схема даиа на рис. 5.16, формат микрокоманд показан на рис. 5,17, система микрокоманд приведена в табл. 5.13-5.16, временная диаграмма работы - на рис. 5.18.

Микросхема обеспечивает выполнение следующих операций:

прием, логическую обработку, хранение и выдачу битовой и байтовой информации;

анализ входной информации на наличие хотя бы одной 1 с выдачей номера разряда, в котором содержится старщая (левая) 1, идентифицируемого соответствующими признаками;

модификацию адресов элементов внутренней памяти.

Структурная схема микросхемы, приведенная на рис. 5.16, содержит:

пять информационных магистралей LNO- LN2, LX0~LX7. LM0-LM7, LY0-LY7, LB и щину микрокоманд LMIO-LM18;

8-разрядное логическое устройство;

восемь 8-разрядных регистров общего назначения РОНО-РОН7;

8-разрядный регистр маскн РМС и схему маскировании;

регистры магистралей РМ и РБ;

3-разрядный регистр приоритета РП и схему приоритета;

3-разрядный регистр виещиего номера РОН (адреса бита РН);

9-разрядный регистр микрокоманд РМК и ПЛМ;

регистр остаточного управления, состоящий из 3-разрядного регистра внутреннего указателя РОН РУ и 3-разрядиого регистра адреса бита РАБ;



Вывод

обозначение

Тип вывода

Функциональное назначение выводов

28-26, 17, 29, 18, 19, 21, 20

LM10- LM19

Входы

9-разрядиая шииа микрокоманд

7, 10, 13, 16, 30, 33, 36, 39

LX0-LX7

Входы

8-разрядная магистраль данных

5, 8. 11, 14. 32, 35, 38, 41

LM0-LM7

Входы/выходы

Двунаправленная 8-разрядная магистраль данных

6 9, 12, 15, 31, 34, 37, 40

LY0-LY7

Выходы

8-разрядная магистраль данных

44-46

LN0-LN2

Входы/выходы

Двунаправленная 3-разрядная магистраль номера приоритета (адреса бита и адреса РОН)

Вход/выход

Двунаправленная битовая магистраль

Выход

Признак наличия 1 в анализируемой информации

Выход

Признак переполнения счетчика битов (наличие 1 в анализируемой информации)

Вход

Сигнал разрешения работы микросхемы (выбор кристалла)

Вход

Синхросигнал приема микрокоманды

Вход

Синхросигнал исполнения микрокоманды

Вход

Синхросигнал выдачи информации в Z-fl и LM

Вход

Синхросигнал выдачи информации в LN

Вход

Ток инжектора 1

Вход

Ток инжектора 2

Общий

5 6 7

о 1 г

9 IT

44 45

Рис. 5.15. Условное графическое обозначение К583ВМ1

одноразрядный регистр выборки кристалла РВК.

На входы логического устройства могут поступать операнды нз двунаправленной магистрали LM0-LM7. входной магистрали LX0-LX7, одного нз РОН РОНО-РОН?, регистра маски РМС, одноразрядной магистрали LB

При выполнении байтовых операций массив РОН адресуется как масоне из восьми байтов с непосредственным доступом и с доступом по стековому принципу. При выполнении битовой обработки массив РОН интерпретируется как матрица битов размерностью

8x8, а регистр РМС с разрядами О-7 - как строка битов.

Система микрокоманд приведена в табл. 5.13. Формат микрокоманды имеет постоянную длину и занимает девять двоичных разрядов, разбитых на три независимых поля (П1-ПЗ, см. рис. 5.17).

В байтовых операциях используются четыре способа адресации одного нз РОН, участвующих в операции:

прямая адресация. Осуществляется подачей совместно с микрокомандой 3-разрядного кода адреса по магистрали LN0-LN2;

2 3 4 5 6 7



Мнемоника микрокоманды

Состояние разрядов микрокоманды

Содержание операций

Значение индекса К

Байтовые

F (РОН, к, /,Х)РОН, /С; 0->РМ, РБ

/С=гРУ

RRX, DA YKD, R

операции (см. табл. 5.15)

F (РОН, к, i.X)-i-POH, к, 0->РМ, РБ F (РОН, К, 1М)-*ШС; 0-РМ, РБ

(=pн (=py

YRX, DA

F (РОН, К, Z.X)-PMC; 0-+РМ, РБ

(=pн

RRD. R

F (РОН, К, Z./V1)->P0H, К; 0->РМ, РБ

/С = РУ

RRD, DA

F (РОН, К, /.Л1)->Р0Н, К, ОРМ, РБ

/С = РН

NRD, R

F (РОН, К, LM); 0-РМ, РБ

К = РУ

NRD, DA

F (РОН, К, LM); 0-РМ, РБ

к-рн

RYD, R

F (РМС, LM)-*POH, К; 0-+РМ, РБ

/С = РУ

RYD. DA

F (РМС, LM)POH, К; О-РМ, РБ

i(=PH

RYD, Г

F (РМС, LM)POH, К; О-РМ, РБ

(=py-n

RYD, D

F (РМС, /.Л1)->РОН, К; 0-РМ, РБ

DYR, R

F (РМС, РОН, /С)РМ; ОРБ

К-РУ

DYR. DA

F (РМС, РОН, /С)-РМ; ОРБ

К = РН

DYR, I

F (РМС, РОН, /()->.РМ; 0-.РБ

(=py+l

DYR, D

F (РМС, РОН, К)-+РМ; 0~РБ

(=py-l

Битовые операции

F [РОН, К(0. i.A:(i)]POH, К (О;

О-РМ, РБ, РП

К = РУ

(см. табл. 5.15)

F [РОН, K{i), (OlPMC (0; 0--РМ, РБ, РП

(=pн

F [РОН, K(i), LX(i)]-yPE; ОРМ, РП

/С=РУ

F [РОН, К(1), iX(()]PM ОРБ, РП

Р=РН

F [(РОН, K(i), LM(i)]-*POH, K{i); 0-PM, РБ, РП

К = РУ

F [(РОН, Kit), Z-M (()]--РМС(();

К = РН

F [(РОН, K(i). ./И (()}РМ2; ОРБ, РП

/С=РУ

F [(РОН. К{1), Ш(01РБ; О-РМ, РП

(=pн

F [РОН, /((( ), LB]POH, KU); 0->РМ, РБ, РП

К = РУ

F [РОН, K{i), LB]-PB; 0->РМ, РП

/С = РН

F [РОН, К{1). Z-fllPMC; 0->РМ, РБ

К=РУ+1

F [РОН, K(i), Z,S]->PM2; 0->РБ, РП

К=РУ-1

F РОН, K(i), РМС]->РОН, К{1): ОРМ, РБ, РП

/С = РУ

F [РОН, K(i), РМС]-*РМС; 0-РМ, РБ, РП

( = pн

F [РОН, KU). PMCJPM- 0->РБ, РП

fc=py-n

F [РОН, К (П. РМС-РБ; ОРМ, РП i

1(=РУ-1

ьсе микрокоманды выполняются прн CS=1. В остальные разряды РМ записываются нули.



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 [ 64 ] 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121