Рис 5 37. Структурная схема К583ВАЗ

1 SrSSTBSTBstb S! .SI .S3 .J* ss .Si ,37 SS ,SS , , 2 , J ,

a I 2 3 if S i6 7 в S /0 ft f

Рис. 5 38. формат микрокоманд микросхемы К583ВАЗ.

SI, S2 - поле управления магистралью l1: s3, s4 -поле управления магистралью l2; 55, 56 - поле управления магистралью l3: s7, 5S - поле управления магистралью l4. 59 - общий сигнал управления магистралями LI - l4; stbi-stb4 сигналы синхронизации регистров RQI-rq4 соответственно

Входы V STBI-STBI /

г>50нс

входы SI-S9

входы L1-Li ,

выходы L1-L4

>.75нс

100 Hi

i-25HC

>25нс

,75 НС

Рис. 5.39. Временная диаграмма работы К583ВАЗ

РЧ RS

VTh-

Вход/аыхоЗ\- vrs

VVi-

J(vTS

IZVJTS

Рис. 5.40. Электрические схемы входных (а) и двунаправленных (б) согласующих каскадов микросхемы К583ВАЗ

передачу информации из регистров в магистрали;

логическую обработку байтовых данных;

одновременный илн раздельный прием и одновременную или раздельную выдачу байтовой информации на четыре магистрали данных;

восстановление информации по мажоритарному принципу по двум из трех магистралей или регистров с выдачей результата на четвертую магистраль.

Структурная схема, приведенная на рис, 5.37, содержит следующие функциональные узлы:

четыре 8-разрядные двунаправленные магистрали LI(0-7)-L4(0-7) с выходом с тремя состояниями;

четыре 8-разрядных буферных регистра R01-R04, синхронизируемых уровнем;

четыре 8-разрядных логических устройства LU1-LU4:

9-раэрядную магистраль управления S1-

4-разрядную магистраль синхронизации STB1-STB2.

Логические устройства асинхронно производят выполнение логических операций над операндами, содержащимися в регистрах RG1~RG4 или поступающими непосредственно с магистралей L1~L4 в соответствии с табл. 5.25. Результат операции логического устройства выдается на магистрали LI-L4.

Микросхема выполняет операции мажорирования байтовых данных для трех операндов по правилу:

*(А, В, С)={ААВ)\/{ВАС)\/{ААС).

Работа буферных регистров RG1-RG4 микросхемы синхронизирована синхросигналами STB1~STB4. Отрицательный перепад уровней сигнала STB1-STB4 стробирует раздельное заяесеиие информации в регистры данных RG}-RG4 соответственно.

Микросхема может работать в двух режимах, задаваемых уровнем сигнала на входах STB1-STB4:

без сохранения состояния магистралей, В этом режиме при значении управляющих сигналов STB1-STB4-Q в регистрах RG1- RG4 не происходит сохранения состоания магистралей L1-L4;

с сохранением состояния магистралей. В этом режиме при значении управляющих сигналов STB1-STB4 = \ пегистры RG1-RG4 сохраняют состояние магистралей L1-L4.

Основные параметры К583ВАЗ

Напряжение питания Ucc -5 В±10% Ток потребления /сс, не более . 120 мА Входное напряжение низкого

уровня UoL. ие более..... 0,5 В

Выходное напряжение высокого

уровня UoH, не менее..... 2,4 В

Входной ток низкого уровня fil,

не более:

для магистралей L1-L4 . . . -0,2 мА

для управляющих входов . . -0,4 мА

Входной ток высокого уровня

lih, не более;

для магистралей L1-L4 . , , 50 мкА

для управляющих входов . . 20 мкА

Выходной ток низкого уровня /оь 4,0 мА

Выходной ток высокого уровня

/он............ -0,4 мА

Время задержки передачи инфор

мации между магистралями tp,

не более.......... 100 не

S.10. Микросхема К583ВА4

Микросхема К5вЗВА4 - универсальный магистральный коммутатор байтовой информации, выполненный иа основе маломощной ТТ,ПШ-технологин, полный функциональный аналог микросхемы К5вЗХЛ1, но имеет повышенное быстродействие.

Микросхема предиазиачеиа для построения коммутаторов и мультиплексоров данных, буферных устройств хранения и логической обработки данных, устройств восстановления информации в системах с резервированием.

Условное графическое обозначение микросхемы приведеи(У а рис. 5.41, назначение выводов соответствует микросхеме К583ХЛ1

37 -42

¥

Рнс 5.41. Условное графическое обозначение К583ВА4

(обозначение вывода 48-Ucc), структурная схема, а также формат и система микрокоманд соответствуют микросхеме К683ХЛ1. Временная диаграмма работы микросхемы приведена на рис. 5.42, электрические схемы входных и выходных согласующих каскадов показаны иа рис. 5.43.

Состав функциональных блоков микросхемы К583ВА4, типы выполняемых операций, режимы работы и синхронизация соответствуют микросхеме КбвЗХЛ1.

Основные параметры К583ВА4

Напряжение питания Ucc .5 В±10% Ток потребления 1сс, ие более . . 120 мА Выходное напряжение низкого

уровня UoL, не более..... 0,5 В

Выходной ток высокого Уровня

/off. не более........0,5 мА

Выходной ток низкого уровня/л не более:

для магистралей L1-L4 . . . -0,2 мА для управляющих входов -0,4 мА

Входной ток высокого уровня /jH. не более: для магистралей L1-L4 ... 50 мкА для управляющих входов , . 20 мкА Выходной ток низкого уровня loL 20 мА Время задержки передачи информации между магистралями tp 45 ис

3 zoo НС

Входы U-L4

Входы Sr-SfJ

вчхады

J 930нс

A i % /C

---L-.X--------1---X

\7Shc

Рис. 5.42. Временная диаграмма работы К583ВА4

pQ rr ---\,т

Вжод/вшод О- Л/

-tHTV

Рис. 5.44. Электрические схемы входного (а), выходного (б) и двунаправленного (в) каскадов (в) в /-микросхемах серии К583

X-I-х- с

Вхад/вшод

\VT3

Входу

ffc-

37 vz;j

Рнс. 5.43. Электрические схемы двунаправленного (а) и входного (б) согласующих каскадов К583ВА4

КОП

Шина адреса-

HSSJHKI

ШЗАЛ!

юезвс!

Ш4

Шит даккш

=Лдрес

ЗУ программ и датш

\КОП

Сигналы упров-лении

. Овлроа/ МО обслу-тивание

SI SZ S3

/(SS3Bri

Рис. 5.45. Структурная схема процессора микро-ЭВМ на микросхемах серии К583

5.11. Рекомендации по применению

Микросхемы серии КЭ83, выполненные по ИЛ-техиологии, имеют токовое питание, которое может осуществляться от генератора тока, обеспечивающего требуемое значение и разброс тока питания, или от генератора иапряження через токозадающий резистор R. Расчет токозадающего резистора R [Производится по формуле: /? =1(/00-U2 B) o 10- где Ucc - напряжение питания; /о - номинальный ток инжектора микросхемы.

Пнтаине микросхем серии К583, выполненных по ТТЛШ-технологии, осуществляется от

источника (генератора) напряжения t/cc =5 В, обеспечивающего разброс не более 10% номинального значения напряжения и требуемую величину тока потребления.

Микросхемы серии К5вЗ, выполненные по PL-технологии, имекуг уиифицнроианные согласующие каскады (входные, выходные и двунаправленные, рис. 5.44). Отличительной особенностью микросхем серии KU83, выполненных по IL- и ТТЛШ-технологии является широкое применение выходных согласующих каскадов типа открытый коллектор , расширяющих функциональные возможности микросхем, но требующих дополнительных иа-