LSH с удвоенной точностью

\mifr

IV/!

таг I

{FFfTJITV-J-UMTTTTTFh

♦

-1-Г

I I

wm -a

гЧШПИ

\XIVIILET XWK

j}ot.T\

J L.

LSL с удвоенной точностью

xfflfri WTff, : 1 Чтит xwiTLFT </mf,ww

LLff Ms pj

L--------ILj

KSH с удвоенной точностью

I 1 ггП 111 f*

wpiiT i

xwxlft\ \

\ШРУ

n\W\3\8

I

I

ЛЛ с удвоенной точностью

WSLFT

XWKLFP

mitT\

MSP i [ IP \ \ LSP \

Знак Г

хШТТ

ASR с овним знаком /уддоенквя точность --1 Г

! i г

I I

mLFT

ЛУ\10\з\8\

ZKEE

J L l1

Asp с двумя зкаками/ уодоениая точность

Знак

. WR i I X 1

Vl \I0

/wm I 7T7FF1-U

/(f/p

If WB

\/wm

T rj I j i b>>lJ

ASL С ооиим знаком/ 1/Шеиная точность

Оман

хтгт\

il ! ♦

х.-Г- ILi 1 LЛ L

-MTTTV-

r /тт

ГГП-

\7Ш1Т

ASL 0 двумя зианами/удвоенная точность

mLFT тлт]

XWitLF

i [ 1 г i; Г: fywr

I I I I

SilJ I --1

Рис. 6.7. Схемы выполнения операций сдвигов: логические сдвиги вправо Ya) и влево (б) с одинарной точностью; арифметические сдвиги вправо (в) н влево (г) с одинарной точностью; циклические сдвиги вправо (д) и влево (е) с одинарной точностью; логические сдвиги вправо (ж) и влево (з) с удвоенной точностью; арифметические Сдвиги вправо (и) и влево (к) с удвоенной точностью; арифметические сдвиги вправо с удвоенной точностью с одним (л) и двумя (м) знаками; арифметические сдвиги влево с удвоенной точностью с одним (я) и двумя (о) знаками

и удвоенной точностью, а также участвуют во всех сдвиговых операциях.

Блок позиционного управления задает ранг отдельной микросхемы в системе с расширен-

Таблнца 67

ной длиной слова и определяет способ выполнения сдвигов данных, а также конкретную функцию тех входов/выходов, которые имеют двойное иазиачение. Возможные четыре режн-

Операция

Код операции

I М I О

1 о

(W/?) RSR WR

(WR) ASL WR

(WR) RSL WR

(WR)LSRWR

(WR) LSL-WR

(WR , XWR) ASR WR, XWR

(WR, XWR) RSRWR, XWR

(WR, XWR) ASL WR, XWR

(WR, XWR) RSL WR , XWR

(WR,XWR)LSRWR, XWR

(WR, XWR) LSL-*WR, XWR

0 fO

I I 0

II 1

0 0 0 0 0 0 0

0 0 0 0 0 0 0

Примечание 1. -♦>-операция передачи информации.

2. При РСР=0 содержимое WR выдается в А.

3. Для операций в табл. 6.7 ALUCIN должен быть равен нулю.

ма работы микросхемы и функции многофуик-цнональных юходовьЬыходов в зависимости от кодов на входах Р05/ и POS0 представлены в табл. 6.5.

В микросхеме реализуются шесть типов сдвигов: логический сдвиг вправо LSR н влево LSL, арифметический сдвиг вправо ASR и влево ASL, циклический сдвиг вправо RSR н влево RSL. Выполнение сдвиговых операций может производится над содержимым одного регистра WR (одинарная точность) или обоих регистров WR и XWL (удвоенная точность). Кроме того, сдвиги ASL н ASR удвоенной точности могут выполняться с одинм ли двумя знаками. Схемы выполнения различных типов сдвигов приведены иа рнс. 6.7.

Система микрокоманд микросхемы состоит из 459 операций, представленных в табл. 6.6 и 6.7.

Основные параметры K584BJVtl

Номинальный ток ннжекто-

)а /с.........

Тотребляемая мощность Р при номинальном токе инжектора .......

Входной ток высокого

уровня liH ......

Выходной ток Iol/Ioh

для выводов А, Р, G,

ALU СОиТ .....

для выводов DO ...

для остальных выводов . Время цикла Тс

для группы А.....

для группы Б.....

180 мА

216 мВт 0,6 мА

20 мА/0,05 мА 10 мА/0,05 мА 5 мА/0,6 мА

400 НС 1000 НС

6.2. Микросхема К584ВУ1

Микросхема К684ВУ1 - блок микропрограммного управления, предназначен для фор-мнроваиня последовательности адресов ПЗУ микрокоманд как функции от кодов команд и значения признаков модификаций. Микросхема также формирует константы я осуществляет контроль питания микро-ЭВМ.

Условное графическое обозначение микросхемы приведено на рис. 6.8, назначение выводов - в табл. 6.8, структурная схема показана на рис. i6.9, временнйя диаграмма работы - на рнс. 6.10.

Регистр команд обеспечивает прием кодов команд нз двунаправленной шины данных D, их хранение и выдачу в схему образования адреса (СОА), а также формирование констант адресов или операндов для выдачи их в шину D.

Регистр микрокоманд обеспечивает прием микроннструкцнй из шины микрокоманд и управление работой регистра команд и схемой образования адреса; СОА обеспечивает формирование адреса следующей микрокоманды в зависимости от состояний регистра команд, регистра микрокоманд и регистра адреса микрокоманд.

Микросхема работает в четырех сановных режимах: адресации с анализом содержимого младшего байта регистра команд, адресации с анализом старшего байта регистра команд, последовательного перебора адреса микрокоманд и принудительной адресации. Задание этих режимов определяется полем режима адресации Ф микрокоманды, которое задает алгоритм использования содержимого регистра

М-Л.

3J \

3 to

Ml МО

7 в 9

12 13 14

2 3 4 5 б 7

Jill,

5 10

JL Л.

Таблица 6.8

Рис. 6.8. Условное графическое обозначенне К584ВУ1