Состояние разрядов микроко-маиды

7 6 5 4

Выполняемая операция

Работа схемы паритет ного контроля СПК

Отсутствие действия

Передача информации из регистра данных в магистраль М2 Передача информации нз магистрали М2 через регистр данных РР2 в магистраль МЗ Передача информации из магистрали МЗ через регистр данных РР2 в магистраль Ml Отсутствие информации из магистрали М2 в регистр РР2

Передача информации из регистра данных РР2 в магистраль М2 Передача информации из регистра РР2 в магистраль МЗ

Передача информации нз магистрали МЗ в регистр данных РР2 Отсутствие действия

Передача информации из магистрали Ml в магистраль М2

Передача информации из магистрали М2 в магистраль МЗ

Передача информации из магистрали МЗ в магистраль М2 Отсутствие действия Передача информации из магистрали МЗ в магистраль М2

Передача информации из магистрали М2 в магистраль МЗ Отсутствие действия

Отсутствие действия То же

А~.К

Отсутствие действия То же

Отсутствие действия То же

Примечание. Одновременная передача информации из магистрали Ml в магистраль М2 н из магистрали М2 в Ml запрещена

шнны микрокоманд МК0-МК7 в регистр микрокоманд, причем положительный фронт 31(1) стробирует занесение разрядов МКО-МКЗ, а Sl(2) - разрядов МК4-МК7. По отрицательным фронтам второй группы синхроеернй 82(1) и 82(2) производится занесение данных в соответствующие регистры РР1 и РР2. Стро-

бирование выдачи в магистрали Ml и М2 производится низким уровнем на входах 83(1) и 83(2) соответственно. Выдача информации в магистраль МЗ разрешается высоким уровнем на 83(3); при этом одновременно включается схема контроля коротких замыканий, которая при возникновении перегрузок по току в МЗ устанавливает на 83(3) низкий уровень. Перевод микросхемы в экономичный режим по току потребления осуществляется подачей сигнала низкого уровня на вход 18.

Система синхронизации позволяет реализовать следующие режимы работы микросхемы:

нормальный {81 ц 82 присутствуют). В каждом цикле микросхема принимает и исполняет новую микрокоманду;

фиксация данных (82 отсутствует). Несмотря на прием по каждому 81 новой микрокоманды содержимое РР1 и PPi2 остается без изменений;

блокировка (83 отсутствует). По 81 происходит прием, а по 82 исполнение микрокоманды без выдачи данных в магистрали;

повтор (81 отсутствует). По каждому 82 микросхема исполняет старую микрокоманду с выдачей данных по 83;

останов (SI и 82 отсутствуют).

На рис. 6.19 приведены временные диаграммы работы микросхемы при различных вариантах передач информации между магистралями М]-МЗ.

Микросхема выпускается с реализацией двунаправленных каскадов магистрали МЗО - М37 в виде схем с открытым коллектором, что позволяет организовать передачи данных в межблочных шииах с емкостной нагрузкой до 200 пФ При прямом представлении информации.

Расчет нагрузочных резисторов R для выводов типа открытый коллектор для магистрали МЗ производится по формуле

53.10-3 .\

Осиовные параметры К584ВВ1

Напряжение питания t/cci =

= lJcC2=UcC3......5 В±10%

Номинальный ток потребления

lcc = lcci-]-lcc2+ 1гсз. в экономичном режиме . . 150 мА в режиме повышенной нагрузочной способности . . . 200 мА

Входной ток низкого уровня

liL...........I-0,25 мА

Входной ток высокого уровня

liH........... 100 мкА

Выходной ток низкого уровня

loL, не более: для магистралей Ml и М2 10 мА для магистрали МЗ в экономичном режиме..... 16 мА

для магистрали МЗ в режиме повышенной нагрузочной способности, не более ... 53 мА

Время цикла Тг ..... 120 не

6.5. Рекомендации по применению

Для микросхем, выполненных по ИЛ-тех-нологни, все входы, выходы и входы! выходы унифицированы. Схемы входного каскада, выходного каскада типа открытый коллектор и двунаправленного каскада приведены на рис. 5.44, а, б, в соответственно

Для микросхем, выполненных по ТТЛШ-технологии, схемы входного каскада, двунаправленных каскадов для магистралей Ml и М2, двунаправленных каскадов с открытым

Рис 6.20. Схемы входного каскада (а), двунаправленных каскадов для магистралей Ml и М2 (б), двунаправленных каскадов для магистралей МЗ, А к К {в) микросхемы К584ВВ1

коллектором для магистралей МЗ, А н К приведены на рнс. 6.20, а, б, в соответственно.

Микросхемы Кбв4ВМ1, К684ВУ1, К584ВГ1 имеют токовое питание от генератора тока илн от источника напряжения через токоогра-ничительный резистор, питание микросхемы К584ВВ1 осуществляется от источника напряжения 5 В±10%.

Вход/выход

а

\7vn3

DAO-CAIS

Данные/адрес

МПП KSStBBI

Шина адреса AO-AIS

Шииа входа aO-BtS

ПЗУ KSflPEf

Шина выхода ПО-BIS

БМУ KSBkByi

,Услови я

KSSkBTi

ЦПЭ KS8k-BMI

Синхросиена/iei

ПЗУ KStiPEi

зг

Микрока-? манда

X

ВУП Kf33Hnf

УКС КЗВЗВП hi

i-ЗВ tSB

I \ i

Таймер

10 МГц,

1МГи,

ЮОкГи, 10 кГц 1кГи, ГГЦ

Рис. 6 21. Структурная схема процессора на микросхемах серии К584

Расчет токсюграничительного резистора R и нагрузочного резистора Rk выводов типа открытый коллектор производится по формулам, приведенным в § 5.11.

На рис. 6.21. приведена структурная схема процессора 16-разряднон микро-ЭВМ с системой команд W интерфейсом ЭВМ Электрони-ка-бОМ на микросхемах серии К584,

Глава 7

Микропроцессорный комплект серии КР587

Комплект микросхем серии КР587, изготовляемый по высокопороговой КМДП-техно-логни, отличается низким потреблением мощности, высоким уровнем помехоустойчивости при сохранении сравнительно высокого быстродействия. МПК обеспечивает широкие возможности и логическую гибкость вследствие модульности структуры, возможности наращивания разрядности, наличия микропрограммного управления.

Комплект микросхем серии КРвв? обеспечивает построение микро-ЭВМ н контроллеров для случаев, когда особо критичным является потребление мощности

Общие параметры микросхем серии КР587

Напряжение питания.....9 В±107о

Потребляемая мощность в статическом режиме.......10-50 мВт

Емкость нагрузки, не более . 200 пФ Возможность расширения разрядности ........., , Есть

Состав МПК серии КР587 приведен в табл. 7.1.

Таблица 7.1

7.1. Микросхема КР587ИК2

Микросхема КР5&7ИК2 - автономный управляемый микропрограммно асинхронный 4-разрядный модуль обработки цифровой информации.

Условное графическое обозначение микросхемы приведено на рис, 7.1, назначение выводов - в табл. 7,2, структурная схема показана на рнс. 7,2, временная диаграмма работы - на рис. 7.3.

В состав микросхемы входят: параллельный арнфметнческо-логнческий блок (АЛУ); блок регистров общего назначении <РОН), блок сдвнгателя (СДВ); регистр состояния (PC); рабочий регистр А; регистр микрокоманд (РМК); три 4-разрядных канала К1- КЗ; схемы обмена С01-С03: дешифратор микрокоманд (ДШ), блок расширения, блок оинхронизацин.

Арнфметнческо-логнческий блок предназначен для выполнения арифметических и логических операций. Блок состоит из комбинационной схемы параллельного 4-разрядного арифметическо-логического устройства (АЛУ)

3t \

25J 25

PI PZ

I 2 3

AKMI AKSI,

A KM 2 AKSZ

-LI I Z 3

AKM3 AKS3

P3 PI

SYN I SYN2

Jll

Рис, 7 1, Условное графическое обозначение КР587ИК2