водят транзисторы VI и V4 (точка аа соединена с источником питания) и не проводят транзисторы V2 и V3. Итак, структура, показанная на рис. 1.7, может находиться в одном из двух симметричных состояний. Она получила название триггера.

Мы уже говорили, что существует большое разнообразие вариантов триггеров. Однако триггер, показанный на рис. 1.7, обладает уникальным свойством: его электрическая цепь между источником питания и землей всегда разомкнута. Действительно, в одном состоянии не проводят транзисторы V2 и V3, а в другом-VI и V4. Значит, когда триггер находится в одном из состояний, ток в цепи источника питания не течет и энергия в цепи источника питания не потребляется. Потребляется энергия только в моменты переключения. Пусть, к примеру, транзистор VI проводит, а транзистор V3 не проводит. Тогда процесс переключения состоит в том, что емкость затвора транзистора V3 заряжается от источника питания через промежуток исток-сток транзистора V2, который открывается в процессе переключения. Наоборот, емкость затвора транзистора VI разряжается через промежуток исток-сток транзистора V3, который также открывается в процессе переключения.

Процессы разрядкн и зарядки конденсаторов приводят, в частности, к тому, что на переключение триггеров требуется, вообще говоря, некоторое время. У статических запоминающих элементов на комплементарных МДП-парах это время переключения составляет несколько десятков наносекунд. То обстоятельство, что статические запоминающие элементы на комплементарных транзисторных парах не потребляют энергии в промежутках между переключениями, позволяет строить устройства, способные помнить неограниченно долго. Для этого нужно лишь обеспечить независимое питание подобных устройств от небольших батареек или аккумуляторов.

Полная схема статического запоминающего элемента на основе триггеров с комплементарными транзисторными парами показана на рис. 1.8. Здесь транзисторы VI-V4 составляют уже знакомую схему триггера. Любой нз транзисторов; либо VI, либо V3 - можно считать запоминающим, т. е. выполняющим те же функции, что и транзистор VI на рис. 1.4. Пусть, например, на рис. 1.8 роль запоминающего отводится транзистору VI. Остальные V2-V4 служат для поддержания транзистора VI в одном из двух возможных состояний; проводящем (помнится 1) н непроводящем (помнится 0). Транзисторы V5-V6 на рис. 1.8 выполняют ту же функцию, что и транзистор V2 на рис. 1.4. Когда на затворы обоих транзисторов поданы положительные напряжения, точка aj триггера соединяется с проводом записи (то же самое, что провод записи на рис. 1.3). При наличии иа этом проводе положительного напряжения триггер запоминает 1, а при наличии нулевого напряжения -0.

Транзисторы V7 и V8 играют ту же роль, что и транзистор V3 иа рис. 1.4. При наличии положительных напряжений на затворах обоих этих транзисторов точка ai триггера соединяется с проводом чтения. Если триггер помнит 1, провод чтения оказывается замкнутым на землю, а если триггер помнит О, провод чтения оказывается замкнутым на положительный полюс источника питания. Таким образом, в схеме на рис. 1.8 реализуются функции запоминания и выборки те же, что и в схеме, показанной на рис. 1.4.

В чем отличие этих схем? В схеме рис. 1.8 отсутствуют отдельные провода, обозначавшиеся раньше как адресный провод чтения и адресный провод записи. Вместо этого имеются два провода, обозначенных буквами X и Y. Про-

X-Y-

Запись-тенив-

Рис. 1 8.

элемент

Статический яапоминающнй

Чтение -Запись

Рис. 1 9. Условное обозначение статического запоминающего элемента

вода выполняют, казалось бы, одинаковые функции. Чтобы осуществить операцию записи нлн чтения, необходимо подать положительное напряжение на оба провода. Если хотя бы на одном нз них напряжение равно нулю, данный запоминающий элемент оказывается отключенным от внешних цепей. В дальнейшем мы будем пользоваться условным обозначением статического запоминающего элемента, показанным иа рис. 1.9. Это озна-

чает, в частности, что нас будет интересовать не электрическая схема элемента, а только его функции, однозначно определяющиеся состояниями проводов X, У, Чтение н Запись .

1.5. Оперативные запоминающие устройства

Рассмотренный нами статический запоминающий элемент состоит из восьми граизисторов, но нет никакого смысла изготовлять его в виде отдельного электронного компонента или, как сейчас принято говорить, в виде одного кристалла. Даже если нужно запомнить очень немного информации, выпускают кристаллы (их называют также микросхемы), содержащие не менее двух триггеров, да и то функции, выполняемые этими триггерами, значительно сложнее описанных. Если же функции триггера в конкретном устройстве сводятся исключительно к запоминанию, то экономически оправданным оказывается изготовление микросхем, содержащих не менее 1000 запоминающих элементов.

Пусть имеется кристалл (полупроводниковая пластинка), содержащий 1000 запоминающих элементов. Изготовление такой пластинки не встречает жкаких трудностей. Провода Чтение всех 1000 запоминающих элементов можно соединить между собой и сделать у кристалла общий вывод Чтение , поскольку при отсутствии напряжения хотя бы на одном из проводов X и Y провода Запись и Чтение оказываются изолированными от всей остальной схемы запоминающего элемента. В любом случае вывод Чтение окажется яодсоеднненным только к выбранному элементу, т. е. тому, у которого имеются положительные напряжения одновременно на входах X и Y. Все то же самое справедливо для проводов записи всех элементов.

Иначе обстоит дело с проводами выборки X и Y. Каждый раз должен выбираться лишь один запоминающий элемент. Поэтому провода X н У ни

в коем случае нельзя соединять. Что делать? Изготовлять микросхемы с 20 000 выводов? Нед это задача совершенно нереальная. Требуется какое-то иное решение. Тако решение было найдено. Оно состоит в использовании дешифраторов. \

Что представляет собой дешифратор? Обратимся к рис. 1.10. Снова два транзистора: один V2 с индуцированным каналом типа п и подложкой, соединенной с истоком, а другой VI с индуцированным каналом типа р и подложкой, соединенной со стоком. Стоки обоих транзисторов подсоединены к источнику питания, а исюки представляют собой выходы схемы, обозначенные буквами а и Ь. Затворы обоих транзисторов соединены и являются входом схемы, обозначенным буквой А. Ясно, что если на входе схемы напряжение высокого уровня (будем говорить, что иа входе действует единица), то с источ-янком питания соединен выход Ь, а если напряжение низкого уровня (на входе действует нуль), то с источником питания соединен выход а.

Посмотрите на рис. 1.11. Здесь каждый квадратик преставляет собой схему, показанную на рис. 1Л0. Если на входе А4 действует единица, к источнику питания оказывается подключенной правая часть схемы (она отделена штриховой линией). Аналогичным образом, если на входе А4 действует нуль, к источнику питания оказывается подключенной левая половина. Продолжая рассмотрение для входов Аз, Аг, Аь Ао, читатель легко придет к следующему выводу. При комбинации входов 00000 (в этой строке крайняя левая цифра указывает на состояние входа А4, следующая за ней - состояние входа Аз и т. д. вплоть до крайней правой цифры, описывающей состояние входа Ао) к источнику питания окажется подключенным выход, помеченный цифровой О, и на этом выходе будет действовать положительное напряжение источника питания. Прн комбинации входов 00001 положительное напряжение будет на выходе, помеченном цифрой 1 и т. д. Положительное напряжение на выходе, помеченном цифрой 31, будет действовать в том случае, если комбинация входов имеет вид 11111. Подобная схема называется дешифратором. Ее условное обозначение показано на рис. 1.12. Дешифратор позволяет выбрать один из 32 проводов и установить на нем положительное напряжение, задавая соответствующею комбинацию всего на пяти входах.

Обратимся к рис. 1.13. Здесь приведена функциональная схема модуля оперативного запоминающего устройства (ОЗУ). Она содержит 1024 статических запоминающих элемента ЗЭо-ЗЭюгз (для простоты показаны только девять из них), расположенных в виде матрицы, состоящей из 32 строк по 32 элемента в каждой. Выводы Чтение и Запись всех элементов соединены между собой и подключены соответственно к двум выводам. Иначе обстоит дело с выводами X и Y. Выводы Y объединяются для каждого столбца и подсоединяются к соответствующим выводам дешифратора D2, как показано на рисунке. Выводы X объединяются в пределах каждой строки и подсоединяются к выводам дешифратора Di, опять-таки как показано на рисунке.

Предположим, что иа входах Аб-Ад дешифратора Dj действует некоторая комбинация нулей и единиц: 0 10 10. Обратившись к рис. 1.11, читатель поймет, что положительное напряжение появится на 11-м слева выходе дешифратора Ог Это напряжение будет действовать на входах У всех запоминающих элементов 11-го слева столбца матрицы. Обратившись теперь к рнс. 18, можно убедиться, что при этом окажутся открытыми транзисторы V5 и V7 всех ааааминающях элементов десятого столбца. Однако ожрывания одного только