триггеры Шмитта)

Серия

Обозначение

Номер микросхемы

К155 КМ 155 К555 КМ555 К531

читальным гистерезисом. Выходной сигнал логического элемента Шмитта имеет крутые импульсные перепады, длительность которых пе зависит от скорости нарастания или спада входного сигнала. Импульсные перепады по времени соответствуют моментам, когда входной сигнал превышает напряжение срабатывания Ucps и становится меньше, чем напряжение отпускания Uorn.

Передаточная характеристика обычного элемента ТТЛ имеет входной порог Unop=l,3 В. Передаточная характеристика элемента Шмитта двухпороговая, она показана иа рис. 1.32,6, а временная - иа рис. 1.32, е. Если входное напряжение такого логического элемента Ubx = 0 (точка А), то выходное напряжение ивых=2,4 В (напряжение высокого т я ., 11ПМ логического уровня ТТЛ). При новы-

ТТЛ Алогические элементы -eKHH Ubx до 1,7 В выходной сигнал ТТЛ (логические элементы уменьшается (переходит от

точки Б к в, где Ubhx<0,3 В, т. е. напряжение низкого уровня ТТЛ). В этот момент входное , напряжение становится равным напряжению срабатывания Ubi=Ucp6=1,7 в.

Если входное напрянеиие теперь постепенно уменьшать (от точки Г), то при Ubx=0,9 в выходное напряжение скачком перейдет от низкого уровня к высокому (линия Д-Е). Это напряжение порога отпускания UoTn. При дальнейшем снижении Ubi до нуля возвращаемся в точку А передаточной характеристики. Таким образом, логический элемент, построенный на основе триггера Шмитта, имеет пороги срабатывания и .отпускания, между которыми существует зона гистерезиса

Ucpe-UoTn = 800 мВ. Эта зона симметрична относительно порогового напряжения обычного элемента ТТЛ, т. е. 1,3 В (±400 мВ).

Микросхемы, содержащие логические элементы со свойствами триггера Шмитта, приведены в табл. 1.19. В микросхеме К155ТЛ 1 (рис. 1.32, а) содержится два логических четырехвхО(аовых элемента И с порогом Шмитта. Если для приема сигналов используется лишь один нз входов этого логического элемента, остальные три следует подключить к положительному полюсу источника питания.

Для микросхемы К155ТЛ1 время задержки распространения мож-

.1,0

=27 нс

ио определить по временной диаграмме на рис. 1.32,6, где р (для варианта LS 22 не), а t°p =22 не (для LS 27 не). Средний пороговый уровень для микросхемы с порогом Шмитта в исполнении LS Unop=l,5 В.

Номинальными считаются элементы нагрузки: Св=15 пФ, Rb = =400 Ом (для серии К155). Для исполнения LS Сн=15 пФ и Rh=2kOm.

В устройствах формирования сигналов, где требуется запас помехоустойчивости, удобно использовать микросхемы с обозначением ТЛ2, каждая из которых содержит шесть инвертирующих усилителей с порогом Шмитта (рис. 1.33, а). У кан{дого инвертора микросхемы К155ТЛ2 переключательная характеристика идентична показанной на рис. 1.32, 6. У элементов микросхемы К555ТЛ2 выходная амплитуда больше (см.

рис. 1.33,6). Для обоих вариантов микросхемы ТЛ2 tljp=tlp и ие превышает 22 ис.

Микросхемы с обозначением ТЛЗ имеют по четыре двухвходовых элемента И с гистерезисиой передаточной характеристикой триггера Шмитта (рнс. 1.33, е).

К555Ш

H155W3

. SB Bt М В} Я1 Qi

fll fil Ql/IZ BZ QZ

Рис. 1.33. Триггеры Шмитта в микросхемах К155ТЛ2 и К155ТЛЗ

По основным электрическим параметрам, включая переключательную характеристику, микросхемы - триггеры Шмитта серии К155 (ТЛ1, ТЛ2, ТЛЗ) аналогичны. При входном напряжении низкого уровня ток потребления для них равен 24 мА, при иапрян<ении высокого уровня - 40 мА.

1.10. ИСКЛЮЧАЮШ,ЕЕ ИЛИ

Логический элемент искдючающее ИЛИ применяется как сумматор по модулю 2 или используется для задерживания цифрового импульса. Его часто включают как фазовый компаратор, определяющий момент равенства частот и фаз двух цифровых последовательностей. Среди прочих устройств с помощью элементов исключающее ИЛИ часто проектируют генераторы строго сфазированных многофазных последовательностей (наприме}), трехфазных напряжений питания микроэлектродвигателей).

На практике наиболее часто используют двухвходовые элементы исключающее ИЛИ и исключающее ИЛИ. На рис. 1.34, а показан символ элемента без инверсии и его таблица состояний. Выходной сигнал элемента соответствует логическому уравнению Q = A©B = AB-1-BA. Здесь ф - символ суммирования по модулю 2. Нижняя и верхняя строки таблицы (рис. 1.34, а) отображают эквивалентность входных уровней, т.е. А=В = 0 (в верхней строке) и А=В=1 (в нижней). В случае А=В = 0 выходной сигнал Q = 0 (это естественный, так называемый тривиальный ноль). Когда А=В=Гвыходной сигнал Q также равен нулю, хотя на двух входах А и В присутствуют единицы. Если добавить к элементу исключающее ИЛИ двухвходовой элемент И, который будет служить формирователем единицы старшего разряда (по-другому, генератором переноса; он образует выход С), то получится двухразряд-нын полусумматор. Схема полусумматора показана иа рис. 1.34,6. Она

дает при А=В = 1 результат Q = 0 (это младший разряд суммы) и С=1 (старший разряд, здесь он называется единицей переноса), В итоге на обоих выходах полусумматора появляется двухразрядное двоичное выходное слово: А + В=1-Ц = 10. Его десятичный эквивалент 1 + 1 = 2.

В таблице состояний на рнс. 1.34, а последняя колонка соответствует элементу исключающее ИЛИ с инверсией. На рис. 1.34, е показано )асположеиие элементов исключающее ИЛИ в микросхемах К155ЛП5, С555ЛП5, К531ЛП5, а такн<е в К555ЛЛЗ, имеющей выходы с открытым коллектором. На рис. 1.34, г дана таблица состояний для одного элемента каждой из этих микросхем. Микросхема К555ЛЛЗ имеет ток

К155ЛГ,5, П555МП5, К537ЛГ15, К555ЛЛЗ SB /fifgif /is®g3

74 13 12 11 10 3

7 2 3 t 5 В 1 Al B7 Aim AZ BZ AZ®BZ 6)

-Q=AS+AB

Рис. 1.34. Микросхемы исключающее ИЛИ

потребления 10 мА (все влодные уровни низкие). Для нее время задержки распространения 1зд.р=30 не. Микросхеме К555ЛЛЗ соответствует 74 LSI36.

Микросхема К155ЛП5 потребляет ток питания 50 мА, К555ЛП5 10 мА. Для К531ЛП5 этот ток равен 75 мА, но время задержки распространения сигнала уменьшается до 10 не (для К155ЛП5 и К555ЛП5 *зя?р > зд,р ==22 )- В зарубежных сериях 74 отечественным микросхемам ЛП5 соответствуют микросхемы с номерами 86, S86 и LS86.

Иногда появляется необходимость собрать элемент исключающее ИЛИ из отдельных логических элементов. На рис. 1.35, а-г даны схемы таких устройств без инверсии, а на рис. 1.35,5-э - аналогичные структуры, но с инверсией выходной функции суммировапня но модулю 2,