ду собой дорожками переноса зарядов, из-за этого матрицы называют приборами с зарядовой связью - ПЗС).

Часто для переноса зарядов в матрице на ее поверхности делают трехфазные шины управления. На эти шины требуется подавать точные трехфазные сигналы управления специальной формы,- так называемые сигналы кадрового и строчного переноса. Строчная последовательность подается с частотой до 10 МГц. Наиболее надежным оказался формирователь, выполненный по схеме, показанной на рис. 1.38, а. Здесь задающая частота синхронизации должна быть выбрана в 6 раз большей, чем требуемая частота трехфазной последовательности переноса.

Счетчик К155ИЕ4 (см. рис. 1.65) генерирует последовательности импульсов А, В и С. После трех элементов исключающее ИЛИ выходные последовательности Ф1, Ф2 и ФЗ имеют точную и постоянную фа-

Вт К555ЛАЗ

ВП2 ms/i/ij

Сиихр.

Рис. 1.39. Коммутатор кварцованной рамма его работы (б)

последовательности (а) и диаг-

знровку со взаимным сдвигом на треть периода. Такую же схему формирования трехфазного напряжения можно использовать для питания специальных бесщеточных микродвигателей.

С помощью элемента исключающее ИЛИ можно построить коммутатор фазы последовательности импульсов, поступающей от кварцевого автогенератора с частотой Эта схема показана на рис. 1.39,0. На управляющий вход (Uynp) в этом устройстве подается команда управления фазой. На рнс. 1.39,6 показаны диаграммы входных, внутренних и выходных сигналов устройства, имеющиеся в узлах, обозначенных на принципиальной схеме буквами А-Ж. Отрицательный импульс В служит для сброса RS-защелки, положительный импульс Г подается на ее синхронный запуск. Эти импульсы получаются как результат дифференцирования фронта и среза сигнала коммутации фазы Б (сравните этот метод выделения фронта с предложенным на рис. 1.37, а).

Рнс. 1.40. Суммирование в схеме исключающее ИЛИ (а) двух неидеальных прямоугольных импульсов (б)

Импульс установки Д и сигнал сброса В управляют RS-защелкой (элементы DD1.2 и DD1.3), причем импульс Д сфазирован с последовательностью А. На выходе триГгера-защелки вырабатывается сигнал синхронизации Е. В момент перемены фазы входной импульс А н импульс Е имеют высокие уровни, следовательно, после исключающего ИЛИ (т. е. на выходе Ж) появится напряжение низкого уровня.

Отметим, что .элементы исключающее ИЛИ дают на выходе пики помех, если суммируемые входные импульсы имеют искаженные фронты. На рис. 1.40, а показан сумматор по модулю 2, а иа рис. 1.40,6 изображены два отличающихся по форме входных импульса и Ug. Нетрудно видеть, что на выходе появятся паразитные импульсы в моменты, пока напряжение фронта и среза импульсов н Ug ниже, чем пороговое Unop. Такая помеха реально имеет вид клыков , следующих с удвоенной частотой. Если форма импульсов идеальная (отмечено штриховой линией), то выходное напряжение Увых строго равно 0. Таким образом, перед суммированием цифровые последовательности следует тщательно формировать.

1.11. ТРИГГЕРНЫЕ СХЕМЫ

Триггер - логическое устройство, способное хранить 1 бит данных. (Название единицы информации 1 бит происходит от слов binary digit, т. е. двоичный разряд). К триггерным принято относить все устройства, имеющие два устойчивых состояния. В основе любого триггера находится кольцо из двух инверторов, показанное на рис. 1.41, а. Общепринято это кольцо изображать в виде так называемой защелки, которая показана на рис. 1.41,6. Принципиальная схема простейшего триггера-защелки, выполненного на двух инверторах резисторно-транзисторной логики, дана на рис. 1.41, е. Цепи входного управления у этой защелки нет.

JOBI

Рис. 1.41. Кольцо из двух инверторов (а), изображение бистабильного элемента-защелки (6), схема двухтранзисторной защелки (в)

После подачи на триггер напряжения питания состояния его транзисторов могут быть равновероятны: либо насыщен транзистор VT1, а VT2 находится в состоянии отсечки, либо наоборот. Эти состояния устойчивы. Защелка не может работать как мультивибратор. Пусть по каким-то причинам при включении питания на коллекторе одного из транзисторов, например VT1, коллекторное напряжение снижается, тем самым уменьшается базовый ток Igj транзистора VT2, следовательно, падает и сила его коллекторного тока Ijj-Из-за этого на коллекторе VT2 напряжение Uh.u---р-кг Должно повыситься. Если это так, то должен еще быстрее возрастать базовый ток Igj транзистора VT1, ускоряя его переход к состоянию насыщения. Этот процесс идет быстро, лавинообразно. Он называется регенеративным. Процесс окончится, когда перестанет изменяться коллекторный ток транзистора VT1 и он перейдет в состояние насыщения. Транзистор VT2 окажется в состоянии отсечки.

Дальнейшее изменение токов 1, и станет невозможным. Поскольку защелка симметрична, выключая и включая питание Uii.n можно получить один из двух вариантов устойчивого состояния транзисторов в заш,елке. Если считать, что напряжение низкого уровня соответствует логическому О, обнаруживаем, что запись данных в защелку способом включения и выключения питания даст равновероятный, а поэтому неопределенный результат: 1,0 или 0,1. Однозначную запись 1 бита информации в защелку можно осуществить, если снабдить ее цепями управления и запуска.