4>

23456

ч>

]>->

-1 -и

. 5В ГС аО В1 Q2 S3 СЕТ РЕ щ 15\ /*[ щ >г\ 11\ щ э\

К531ИЕ15, К531ИЕ17

1\ z\ Jl 1 s\ е\ 7\ 8

VJB С- НО ш иг из СЕР

Ю

Рис. 1.73. Счетчики ИЕ16 и ИЕ17

ки распространения сигнала от входа С1 до выхода Q2 25 не, от входов D до выхода Q 20 не, время сброса (от входа R до выхода Q) 15 не.

Микросхемы К531ИЕ16 и К531ИЕ17 - синхронные, реверсивные счетчикн. Счетчнк ИЕ16 - декадный, двончно-десятичный (формат кода 8-4-2-1), счетчик ИЕ17 - четырехразрядный, двоичный. На рнс. 1.73, а показана принципиальная схема двоичного счетчика ИЕ17. Счетчнк ИЕ16 имеет другую логику управления и ускоренного переноса. Цоколевки и назначение выводов у этих счетчиков одинаковые (рис. 1.73, б). Поскольку эти счетчики реверсивные, полезно сравнить их устройство со структурами счетчиков К155ИЕ6 н К155ИЕ7 (рис. 1.67).

Тактовый вход у счетчиков ИЕ16 и ИЕ17 работает по положительному перепаду импульса. На вход параллельного разрешения РЕ (активный уровень - низкий) подается ко.манда параллельной записи данных, подготовленных на входах DO-Q1. Как и у других синхронных счетчиков, имеются два входа каскадирования: СЕР - параллельное разрешение счета и СЕТ - трюковый вход разрешения счета. Для этих входов активные уровни - низкие.

Для переключения направления счетчика служит мод команды U/D (Больше/Меньше). Счет возрастает, пока на вход U/D дается напряжение высокого уровня. Если командой U/D является напряжение низкого уровня, то содержимое счетчика будет уменьшаться. После окончания счета на выходе ТС появится напряжение низкого активного уровня.

Все состояния на выходах Q0-Q3 счетчиков ИЕ16 и ИЕ17 сменяются строго в соответствии с положительным перепадом тактового импульса. Триггеры переключаются одновременно, поэтому выходные импульсные перепады совпадут. Предварительная установка байта происходит независимо от логических уровнен, присутствующих на входах разрешения счета. Если на вход разрешения параллельной загрузки РЕ дать напряжение низкого уровня, счет запрещается. По следующему положительному тактовому перепаду в счетчик поступят данные от входов DO-D3. Схема соединения счетчиков ИЕ16 и ИЕ17 показана на рнс. 1.74.

У счетчика DDI входы разрешения СЕР и СЕТ принимают низкие уровни (заземлены). Для разрешения работы счетчику DD2 по его входу СЕР используются напряжение низкого уровня от выходного импульса

aJS-

СЕР Ш

РЕ

.ВЛТ-ВМ К155ИЕ15 (КТ55ИЕТ71 Рис. 1.74. Схема соединения счетчиков ИЕ16 и ИЕ17

Счет окончен на выводе ТС. Схемы присоединения последующих каскадов- аналогичные. Режимы работы счетчиков ИЕ16 н ИЕ17 можно установить, пользуясь табл. 1.44. В колонке данных ТС сноской*) обо-значено состояние: уровень на выходе ТС окажется низким, если на входе СЕТ присутствует напряженне низкого уровня, а счет закончен.

Таблица 1.44. Состояния счетчиков К531ИЕ16 и К531ИЕ17

Счетчик ИЕ16 заканчивает счет на увеличение, когда на выходах накапливается код ВННВ (т. е. цифровой эквивалент 9). Для счетчика ЙЕ17 максимальный выходной код ВВВВ (15). Счет на уменьшение происходит до минимального кода НННН (т. е. до нуля).

1.15. РЕГИСТРЫ ТТЛ

Регистр - это линейка из нескольких триггеров, в которой в отличие от счетчиков-делителей нет внутренних запрещающих обратных связей. Регистры применяются для накопления и сдвига данных. Регистры, снабженные внешними перемычками, можно использовать как делители частоты.

В простейшем регистре триггеры соединены последовательно: выходы Q и Q предыдущего триггера передают бит данных на входы R и S последующего. Все тактовые входы С триггеров соединены параллельно. При таком включении единица, записанная в виде напряжений низкого и высокого уровней по входам R и S первого триггера, после подачи одного тактового импульса перейдет во второй триггер, затем во время следующего тактового импульса она попадет в третий триггер и так проследует далее, до конца регистра.

Аналогично продвигается по регистру многоразрядное слово: оио поразрядно вводится на входы R и S первого триггера. Простейший регистр имеет один вход и один выход - последовательные. Вход управления также единственный - тактовый. Если ко входу каждого триггера добавить разрешающую логику, можно получить дополнительные, так называемые параллельные входы одновременной загрузки байта в регистр. Здесь, как правило, используются дополнительные защелки, где фиксируются данные, поступившие на входы после прихода тактового импульса. В такую схему добавляется вход разрешения записи.

Можно предусмотреть также логическую схему параллельного ото-