Z0

ЩП- AZBZ

ЙР+Ж-ТТЛ

А5вЗ-

-АГ+в/ .

А2+вг-I Н

АЗВЗ

AZ1-B2.

.Шз-\

Яз+Ш-\

ВЗ 25 С IB] rs\ М 0

80 АО zd

72 \rr \tO \9

K1SSH/43

71 Z\ Jl 4l 5 5l 7l <y Z2 /12 йг -L 27 5/ .4/

Рис. 1.117. Сумматор ИМЗ:

о -схема генератора разрядов суммы; б-схема выхода разряда переноса; в- цоколевка

симметрии двоичной логики ИМ6 можно использовать как с высоко-, так и с низкоуровневой логиками (см. пример суммирования чисел, табл. 1.88).

Сумматор К555ИМ6 потребляет ток питания 34 мА, время задержки распространения сигнала от входов до выходов S составляет 24 не (до выхода переноса Cn+i не более 17 не).

Микросхема К555ИМ7 (рис. 1.119, а) - четыре последовательных сумматора-вычитателя, имеющие общие цепи тактовых импульсов С и сброса CLR. Основное применение данных сумматоров - обслулсива-ине перемножающей микросхемы К555ИП9. Каждый сумматор 21-24 имеет управляющий вход S/A (дается команда subtractor/adder, т. е. вычитатель/сумматор), два входа данных А и В, а также последовательный выход суммы 2.

В табл. 1.89 указаны трн режима работы каждого сумматора: суммирование (на входе S/A - напряжение низкого уровня), вычитание (S/A = B) и сброс, который происходит асинхронно, без тактового импульса. Во время сброса в триггеры сум.мировапия записываются напряжения низкого уровня, а во внутренние триггеры

AZ ZZ A3 ВЗ ZZ Сп,

<А /г! п\ т ii\ it\ щ :

KSSSHMS

/I 2\ Jl 1 3\ S\ 7l В\

VI Я1 А1 тп ЯП ЯП п

S1 S1 At ZO АО 5)

во с

i

Oh Eh

Чр-ЕЗ

-Л-1

Рис. 1.118. Сумматор ИМ6 (а) и его цоколевка (ff)

. 10 (sIa)o S4 АЧ AJ S3 (S/a)3 13 CLR

CLR A -,

SA С

A CLR С ZZ Z\-,

0 ZI (S/A)l BI Al AZ BZ (S/AjZ ZZ

CLR-XZ-XO-

±K4 f->3

Рис. 1.119. Сумматор-вычислитель К555ИМ7 (а) и цоколевка перемножителя К555ИП9 (б)

11-788