переноса либо высокого уровня (в режиме вычитания, т. е. когда S/A=B), либо низкого (в режиме суммирования, когда S/A=H).

Положительный перепад на тактовом входе перебрасывает триггеры как суммирования, так и переноса (см. также рис. 1.114). После каждого положительного перепада импульса на входе С на выходе 2 появляется результат суммирования разрядов А, В и внутреннего сигнала переноса (от предыдущего такта суммирования). К примеру, в девятой строке табл. 1.89 значится А=В, В = В, С = Н. Результат суммирования l-t-l-t-0=10 отображен в виде Cn+i=l (высокий уро-веньПВ и 2п+1 = 0 (низкий уровень Н). Результат последующей строки A-t-B-l-C =l-1-1-1-1 = 11 отображен Сп-ц = В=1 и 2п-ц = В = 1.

Таблица 1.90. Состояния микросхемы К555ИП9

Микросхема К555ИП9 (рис. 1.119,6)-перемножитель, который является разделяющим (sequential) логическим элементом. Он перемножает восьмиразрядное множимое число ХО-Х7 поразрядно (по 1 биту) на последовательное слово-множитель, поступающее в виде потока иа вход Y. Получаемые данные накапливаются в восьми внутренних защелках. Если на входе сброса CLR напряжение низкого уровня, все внутренние триггеры находятся в нулевом состоянии, защелки X разомкнуты и готовы к приему нового множимого ХО--Х7 (первая строка табл. 1.90). Затем иа вход CLR подается напряжение высокого уровня. Разряды числа-множителя подаются на вход У, причем МЗР идет первым. Произведение загруженного слова X на слово (поток) Y появляется на выходе 2 поразрядно (данные Qn-n) после каждого тактового импульса.

в общем случае при поразрядном перемножении т-разрядного слова на п-разрядное и произведении будет m-t-n бит, что потребует т+п тактовых импульсов. Вход М (mode) служит для смены режима работы.

1.19. ОПЕРАТИВНЫЕ И ПОСТОЯННЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА ТТЛ

Запоминающие устройства (ЗУ) составляют самостоятельный, широкоразвитый класс микросхем средней, большой и сверхбольшой степени интеграции. Здесь представлены оперативные (ОЗУ) малой емкости и постоянные (ПЗУ). Постоянные ЗУ необходимы для генерации и взаимного преобразования стандартных неменяющихся кодов. Номенклатура ОЗУ и ПЗУ из серий К155 и К555 перечислена в табл. 1.91. Все эти ЗУ - статического типа: регистровые, матричные, файловые, поразрядные, байтовые.

Микросхемы К155РУ1 и К155РУЗ (рис. 1.120, а)- статические ОЗУ. Они могут хранить 16 бит информации. Основа этих ЗУ - матрица из 16 триггеров, образующих четыре ряда и четыре колонки. Микросхема РУЗ в отличие от РУ1 имеет два дополнительных входа записи 1 и О, поэтому их цоколевки различаются (рис. 1.120, б, е). Для выбора ячейки (триггера), расположенного в ряду матрицы, слу-

/13

4>

Для К155РУЗ

BI BZ

B wt wo

АЦ A3h AZ А1Ц

SB-SIa

BZ-A

5 ШРУЗ

Рис. 1.120. Оперативные ЗУ К155РУ1 н К155РУЗ 11*

жат четыре адресных входа А1--А4, для выбора по колонке - входы В1-В4. Ячейка выбирается при напряжении высокого логического уровня, поданном по обоим адресам. Данные записываются в ячейку по раздельным входам W1 (запись 1) и W0 (запись нуля). Для РУЗ. эти входы двойные W1A, W1B и WOA, WOB.

Для считывания данных из памяти следует подать адрес ячейки по шинам An и Вп. Считанные данные появляются на отдельных выходах R0 и R1.

Микросхема К155РУ2 (рис. 1.121) -высокоскоростное ОЗУ с емкостью 64 бит. Данные в ОЗУ можно записывать и считывать. При считывании информации из ОЗУ она не разрушается. Ячейки в памяти организованы в матрицу RAM (рис. 1.121, о), имеющую 16 рядов и 4 колонки, что соответствует логической организации 16 слов по 4 бита каждое. Матрица снабжена адресным дешифратором DC, который принимает четырехразрядный код адреса А1-А4 и выбирает с помощьюодного из своих 16 выходов нужное четырехразрядное слово. Четыре буферных входа данных D1-D4 снабжены входом разрешения записи WE. Каждый выход данных QI-Q4 имеет открытый коллектор, что упрощает соединение нескольких ОЗУ РУ2 в более сложные матрицы. Данные на выходах нивертированы относительно тех, которые записаны в памяти.

Если выбран режим записи, то входы и выходы имеют комплементарные коды. Для считывания данных из ОЗУ после фиксации адресных данных на вход WE подается напряжение высокого уровня, а на вход доступа к нужной микросхеме памяти (условное название: вход выбора кристалла) CS - низкого. Для записи сигналов требуется установить напряжение низкого уровня на входах управления WE и CS. Адресный код в это время также должен быть зафиксирован.

Следует учесть, что в режиме считывания выбранные ячейки памяти доступны для приема данных, поэтому логические сигналы на шинах