Строительный блокнот  Триггеры счетчики и регистры 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 [ 59 ] 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116

нивать слова, длина которых превышает 4 бит. Сигнал выхода А=В можно использовать совместно с сигналом Сп+4 для выяснения соотношения: А>В или А<В.

Арифметическо-логическое устройство может работать с высокими (рис. 1.131,6) или низкими (рис. 1.131, а) активными логическими уровня.чи. В зависимости от этого меняются знаки инверсии на входах и выходах (рис. 1.131), а также получаются различные таблицы соответствия логических и арифметических функций кодам выбора функции (входы SO-S3). В табл. 1.105 показан выбор функций АЛУ при высоких активных уровнях операндов и выходов.

В табл. 1.106 приведены аналогичные данные для активных низких уровней. В обеих таблицах дан перечень арифметических операций без переноса и с переносом по входу Сп. Операции с переносом отличаются на единицу. При операции A-t-A каждый бит сдвигается па одну (старшую) позицию.

Микросхема АЛУ К155ИПЗ потребляет ток 150, К531ИПЗ-220 н К555ИПЗ - 37 мА. Время задержки распространения сигнала от

Таблица 1.105. Выбор функций АЛУ ИПЗ при высоких активных уровнях

Выбор функции

Выходные данные при активных высоких уровнях

Логические функции (на входе

Арифметические операции (на входе М - напряжение низкого уровня)

М - напряжение высокого уровня)

(без переноса)

Cj = Н (с переносом)

А + В

А+ В

(А+В)+ 1

А+ В

(А+В)+ 1

А+АВ

А+АВ+ 1

(А+В) + АВ

(А+В) + АВ+1

Ае В

А -В- 1

А -В

АВ - 1

А + В

А+ АВ

А+АВ+1

А + В

А+В+ 1

(А+В) + АВ

(А+В) + АВ+1

АВ -1

А+А+1

(А + В) + А

(А+В) + А+1

А + В

(А+В)+А

(А+В) + А+1

А- 1



Таблица 1.106. Выбор функций при низких активных уровнях операндов

Выбор функции

Выходные данные при активных низких уровнях

S3 S2 S1 SO

Логические функции (на входе М - напряжение высокого уровня)

Арифметические операции (на входе М напряжение низкого уровня)

(без переноса)

= В (с переносом)

А -1

АВ-1

А + В

АВ- 1

А + В

А+(А+В)

А+(А+В)+1

АВ+(А+В)

АВ + (А + В) + 1

А ш В

А-В-1

А -В

А + В

А + В

(А+В)+ 1

А+(А+В)

А+(А+В)+1

А ш В

А + В

A+B+ 1

АВ + (А + В)

АВ+(А+В) + 1

(А+В)+1

А + А

(А+А)+1

АВ+А

АВ + А + 1

АВ + А -

АВ +А+ 1

входов Ai, Bi до выходов Fl составляют (соответственно): 42, 17 и 32 не. Наибольшее время задержки распространения сигнала (50, 23 и 41 не) наблюдается от входов Ai, Bi до выхода Cn-f4.

Микросхема К155ИП4 (рис, 1.132)-высокоскоростная схема ускоренного переноса. Она применяется при каскадировании АЛУ, имеющих емкость 4 бит и более. Микросхема ИП4 может обслуживать четыре АЛУ ИПЗ. Она имеет вход приема сигнала переноса Сп (активный уровень - высокий) и четыре пары входов Gi и Pi. Входы G1-G4 (для сигналов генерации переноса) и Р1-Р4 (распространения переноса) согласованы с аналогичными выходами АЛУ ИПЗ. Активные уровни для входов Gi и Pi - низкие. На трех выходах СУП выделяются три сигнала переноса Cn-fx, Сп+у и Сп+г (с высокими активными уровнями), требуемые для работы обслуживаемых А ЛУ. Микросхема ИП4 имеет также два вспомогательных выхода: Р - распространение переноса, G - генерация переноса (активные уровни -



низкие). Эти выходы необходимы для построения систем ускоренного переноса более высокого порядка.

На выходах СУП ИП4 выполняет следующие логические функции:

Cn+x = Gl+PlCn,

С +у = 02 + P2G0 + Р2Р1С ,

Cn+z = 03 + P3G2 + P3P2G1 + РЗР2Р1Сп,

G = G4 + P4G3 + P4P3G2 + P4P3P2G1,

Р = Р4РЗР2Р1.

(1.14) (1.15) (1.16) (1.17) (1.18)

Данные на выходах Сп+х, Сп+у, Cn+z. G и Р в зависимости от кодов на входах сведены в табл. 1.107-1.111.

Таблица 1.107. Данные на выходе Сц+х СУП ИП4

Вход

Выход п+х

Любые другие

входные уровни

Таблица 1.108 Данные на выходе Сп+у СУП ИП4

уровни

Вход

Выход

Любые другие выходные

На рис. 1.133, а показано присоединение генератора ускоренного переноса ИП4 к одному АЛУ ИПЗ при активных низких логических уровнях. Для активных высоких уровней схема соединения СУП к АЛУ не меняется (рис. 1.133,6), однако входы и выходы как СУП, так и АЛУ, где генерируется перенос, удобнее переименовать. Микросхема ИП4 для рис. 1.133,6 выполняет следующие логические функции:

Сп+х = Y1 (XI + С ),

Сп)]

Сп-ьу = Y2 [Х2 +Y1 (XI Cu+z = Y3{X3 + Y2[X2+ Yl (Х1 + С )]}, Y = Y4 (Х4 + Y3) (Х4 + ХЗ + Yl) (Х4 + ХЗ + + Х2+ Y1),

Х = Х4 + ХЗ + Х2 + Х1,

(1.19) (1.20) (1.2t)

(1.22) (1.23)

В табл. 1.112 показаны соотношения между операндами А и В, логическим уровнем на выходе переноса Сп+4 и входным переносом Сп.

Микросхема К155ИП4 потребляет ток 72, К531ИП4П 109 мА. Время задержки распространения сигнала от входов до выходов не превышает для К155ИП4 -22, для К531ИП4П- 10 ис.



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 [ 59 ] 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116