вправо и влево, для переключения прямого и комплементарного выходных кодов, для переключения преобразований И, ИЛИ, исключающее ИЛИ. Скорость переключения каналов 50... 100 не.

Микросхема CD4037 (рнс. 2.13) содержит три бифазные пары, каждая из которых коммутирует входной сигнал С по двум выходам D и Е. Три канала этой микросхемы, содержащие структуры И/ИЛИ с выходными инверторами, управляются общими сигналами Е1д и Elg,

В соответствии с табл. 2.3 на выходах D и Е можно получить прямые С или инвертированные С выходные данные.

1>

13

-8<

и/или

и/или

Ьт-------

Л1В и2

17/ Е2 -ji ЛЗ

И.П.К

EIs-С2 -

Ш031

\!Lez

112 ез

Рис. 2.13. Микросхема CD4037 (а) и его цоколевка (б)

Микросхема имеет два вывода питания коллекторного Ujj и стокового U[,[,Q. Это необходимо, если данные приходят от устройства, где Ujj nQ ==3 В. Микросхема удобна для кодирования или декодирования сигналов с расщепленной фазой в бифазных системах связи, цифровой магнитной записи на ленту, диски, барабаны, а также в устройствах магнитной памяти с пленками и сердечниками. Время задержки распространения от входа С до выхода D не превышает 250 не.

Чтобы построить логический элемент с тремя состояниями, последовательно с выходом инвертора, показанного на рис. 2.3, а, надо добавить последовательный двухполярный полевой ключ коммутации КК.

На рис. 2.14, а за инвертором DDI следует пара разнополярных полевых транзисторов VT1 и VT2. Показаны управляющие затворами потенциалы с противоположными фазами Ф1 и Ф2: р-канал VT2 замкнется при низком уровне импульса Ф2, п-канал - при высоком уровне ФЬ За период ti ключ коммутации КК разомкнут, поскольку на затворы VT1 и VT2 поданы закрывающие уровни. На время U КК замыкается, так как сразу оба транзистора VT1 и VT2 получат открывающие сигналы Ф1=В и Ф2 = Н.

Эквиваленты схемы (рис. 2.14, а) показаны на рис. 2.14, б, б. Здесь в дополнение к предыдущей схеме имеется инвертор DDI, формирующий две фазы сигнала управления Ф1 и Ф2 = Ф1. Канал данных разомкнет-

ся в случае, показанном на рис. 2.14,6, когда от переключателя S1 подается напряжение низкого уровня. Выходная цепь схемы станет вы-сокоомной, с очень большим сопротивлением Z. Сигналы от входа в выходной провод пройти не могут. Выходы после ключа коммутации КК можно непосредственно присоединять к общей щине данных. На схеме (рис. 2.14, е) показана фазировка управляющих сигналов, при которой КК замкнут и выход данным разрешается.

Используя инверторы с третьим состоянием Z, когда нх выходы требуется соединить, важно, как и для микросхем ТТЛ, соблюдать прави-

BxoS

.вход

-Выход и-

Выхода

Выход разрешен

Рис. 2.14. Элемент с третьим Z-состоянием:

а - ключ коммутации; б -размыкание выхода (Z-состояние); в - разрешение вьг. ходу

ло: сигналы разрешения долнны быть сформированы так, чтобы для соседних каналов они не перекрывались (по-другому, должен быть защитный интервал-пауза).

Ключ коммутации позволяет существенно упростить схемы одно- и двухступенчатых триггеров. Примеры этих схем можно видеть на рис. 2.46,6, на рис. 2.54,6 и на рис. 2.33, а. Вид диаграммы выходных сигналов показан на рис. 2.26.

2.3. МИКРОСХЕМЫ С ИНВЕРТОРАМИ И ИХ ПРИМЕНЕНИЕ

Для полного использования свойств сложных микросхем, а также для построения множества нетиповых схемотехнических узлов, разработчики активно используют микросхемы, в которых содержится несколько инверторов. Обычно они имеют повышенную нагрузочную способность.

Микросхема К561ЛН1 содержит шесть стробируемых инверторов (рнс. 2.15). Каждый инвертор (точнее, двухвходовый элемент ИЛИ) имеет вход Dn и выход Qn. Кроме того, на вторые входы всех шести инверторов от общего вывода 12 (разрешение по входу EI) подается разрешающий сигнал с активным низким уровнем. Если здесь входной уровень высокий, входы Dn запрещаются, а все выходы Qn имеют низкий выходной сигнал (см. табл.2.4).

Второй общий вход управления ЕО - разрешение по выходу при высоком входном уровне переводит все выводы в состояние Z (т. е. разомкнуто; выходное сопротивление более 10 МОм), Третье состояние

£1 11-

-at -QS

JJ3-

К5В1ЛН1

BB

BB

EI

Bf

Рис. 2.15. Микросхемы К561ЛН1 и К561ЛН2:

a -схема шести стробируемых инверторов К561ЛН1; б - доколевка ЛН1; в-шестерка инверторов К561ЛН2; г - цоколевка ЛН2