Строительный блокнот  Триггеры счетчики и регистры 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 [ 86 ] 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116

матрицы R-2R (здесь R=50 кОм). Регистр работает непрерывно циклически, для этого выход QCC соединен со входом St. Чтобы не допускать ошибок в СЗР, для питания трех старших входов матрицы используются дополнительные усилители стекающего тока (схемы ПУЗ, ПУ4): три для разряда Q11, два -для Q10 и один-для Q9. Регистр питается от источника опорного напряжения Uon=10 В (это напряжение шкалы).

На рис. 2.57, б приведена схема 8-разрядного АЦП, где сигнал окончания преобразования берется от выхода Q3.

2.10. ДЕШИФРАТОРЫ КМОП

Микросхемы КМОП среднего уровня интеграции, содержащие на кристалле дешифраторы ИД1 и ИД5, позволяют преобразовывать четырехразрядные двоичные коды в десятичные, гексадецимальные, восьмеричные коды, а также непосредственно отображать данные на семисегментном индикаторе. На этих микросхемах можно строить мно-годекадиые дешифраторы.

Микросхема К561ИД1 (рис. 2.58) - универсальный дешифратор. Он применяется для преобразования входного четырехразрядного двоично-десятичного кода в десятичный или четырехразрядного двоичного в октальный. Дешифратор К561ИД1 имеет десять выходов (при октальном, восьмеричном коде используются восемь выходов), а также четыре

-{>т>

Q3 hKsstmQ

И.Г1

Рис. 2.58. Дешифратор К561ИД1 (a) и его цоколевка (б)



входа А-D (для получения октального кода необходимы только три входа А-С). Вход D, если на нем напряжение высокого уровня, используется как запрещающий при октальном преобразовании. Ес.чи вход D не используется, на него следует подать ноль напряжения. Все состояния дешифратора ИД1 перечислены в табл. 2.26, где А - вход .младшего разряда.

Таблица 2.26. Состояния дешифратора К561ИД1

Вход

Выход

30 S! 02

Qi 05

ОБ Q1

вл.г

0! 02

04 05

08 09

8 3 10

(-ff

ЛВ1,В]]2-К5В1ИД1

Рис. 2.59. Преобразователь четырехразрядного кода

Время задержки распространения от входов до выходов не превышает 290 не, время установ.тення - менее 150 НС

На рис. 2.59 показана схема преобразователя четырехразрядного кода в десятичный нли шестнадцатиричный, т. е. гексадецнмальиый. Для этой схемы дана таблица кодов. В табл. 2.27 в первых четырех колонках D-А последовательно перечислено 16 возрастающих состояний двоичного кода от 0000 до 1111, Последующие две колонки отведены гексадецимальным кодам: двоичному и коду Грея, колонки 7... 10 содержат четырехразрядные десятичные коды: код без трех ,код Грея без трех , код Айкена, код формата 4- 2-2-I, в колонке номеров выходов



Вход

Гексадецк-мальмый кид

Децимальный код

Номер выхода

а> о.

(-г m

то о

0 1 2 3 4 5 6 7 8 9 10 И 12 13 14 15

В



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 [ 86 ] 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116