Строительный блокнот  Триггеры счетчики и регистры 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 [ 90 ] 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116

вход А=В следует подать напряжение высокого уровня, а на входы А<В, А>В - низкого, Полная структурная схема цифрового компаратора показана на рис. 2.67, в. Логические состояния цифрового компаратора К561ИП2 сведены в табл. 2.33.

На рис. 2.68 показана функциональная схема двенадцатнразрядного устройства сравнения двух чисел. Здесь входы данных трех микросхем К561ИП2 образуют параллельные шины данных. Входы и выходы микросхемы равенства - неравенства соединены последовательно. Время задержки сигнала в первой К561ИП2 не превышает 250 не, в каждой последующей 200 не.

Слово А

АО А! А2 A3

А<в А<В

А=в шт A=S

А>В А>в

-L т~ттт

Ai- A3 Аб А7 AS АО AW All

1л±± илл

кзб/ипг

во В7 В2 ВЗ

ВА В5 В6 В7

/<561ИП2

ВЗ вз ВШ ВП

СлоВо В

Рис. 2.68. Двенадцатиразрядное устройство сравнения двух слов А и В

Микросхема К564ИПЗ (рнс. 2.69)-это параллельное четырехразрядное арифметическо-логическое устройство АЛУ. Оно может выполнять либо 16 логических, либо 16 арифметических операций. Эти режимы переключаются логическими сигналами высокого или низкого уровня, подаваемыми на вход М. Если здесь низкий уровень - выполняются арифметические операции, высокий - логические.

Арифметическо-логическое устройство имеет четыре пары входов слов; АО-A3 и ВО-ВЗ, а также четыре выхода F0-F3, на которых появляется слово - результат логической или арифметической операции.

Нужную операцию (арифметическую или логическую) выбпрают с помощью кода на входах SO-S3. Арифметическо-логическое устройство может работать с активными напряжениями как высокого, так и низкого уровней. Таким способом можно еще более расширить возможности выбора подходящей логической функции. На рис. 2.69, б показано наименование выходов АЛУ при высоких, а на рис. 2.69, в - при активных напряжениях низкого уровня.

Полная принципиальная схема АЛУ показана на рис. 2.70. Арифметическо-логическое устройство имеет внутреннюю схему ускоренного переноса СУП с выходами G (генерация переноса) и Р (распространение переноса). Многоразрядные АЛУ собирают из нескольких корпусов К564ИПЗ совместно с внешней СУП К564ИП4. Арифметическо-логическое устройство имеет вход для приема уровня переноса Сп и выход сигнала переноса Сп+4 (т.е. после 4-разрядного сумматора). Пульсирующим выходом переноса Сп-Ь4 можно пользоваться в схемах многоразрядных АЛУ, если скорость работы не лимитируется.

В табл. 2.34 показано использование входа Сп и выхода Сп+4 для

18-788



liBS 16 yr

FZ<

23 21

A1 AZ

/47 >A2

J£,

P <

Рис. 2.69. Арифметическо-логическое устройство К564ИПЗ;

а - цоколевка; б - наименование выходов при высоких активных уровнях; в - то же для низких

сравнения чисел А и В, если АЛУ работает как вычитатель с применением внешнего дешифратора. Если входные слова А и В равны (К564ИПЗ - вычитатель), на выходе компаратора А=В появится напряжение высокого уровня.

Время задержки от входов А, В до выходов F в АЛУ К564ИПЗ составляет 150 не (ии.п=15 В), при ии.п = 5В - 450 не. Среднее время выполнения операций--200 не (ии.п=10 В).

Логические и арифметические операции АЛУ перечислены в табл. 2.35, где показано их соответствие коду на входах их выбора SO-S1.

Таблица 2.34. Использование выводов Сп и Сп+4 микросхемы К564ИПЗ для сравнения чисел

Активный - высокий уровень

Активный - низкий уровень

Вход

Выход Сп -f 4

Результат

Вход п

Выход Cn-f4

Результат

1 0 1

А<В А<В А>В А > В

А < В А < В А>В А > В




Рис. 2.70. Полная схема АЛУ К564ИПЗ

Колонок выходных функций - четыре: логические и арифметические операции, соответствующие активным напряжениям как высокого, tSik и низкого уровня.

Микросхема К564ИП4 (рис. 2.71)-это схема ускоренного переноса, способная обслуживать четыре двоичных сумматора или группы большего числа сумматоров, поскольку эта микросхема имеет выходы каскадирования. Схема ускоренного переноса К564ЙП4 применяется также совместно с четырьмя АЛУ К564ИПЗ. СУП имеет четыре входа генерации переноса G1-04 и четыре входа - распространения переноса Р1-Р4 (сюда подаются соответствующие выходные сигналы G и Р от каждого АЛУ). Входы СУП G и Р имеют активные напряжения низкого уровня. Имеется также вход приема пульсирующего переноса Сц (активный уровень - высокий).

Схема ускоренного переноса имеет три выхода переноса Сп+х, Сп+у и Cn+z. а также выходы Овых и Рвых (активныеуровни - низкие). Выход Овых - групповая генерация переноса, Раых - групповое распро-



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 [ 90 ] 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116