Чем выше качество схемы ГСТ, тем значительнее ДУ ослабляет эмиттерный синфазный сигнал помехи. Желательно, чтобы ток ГСТ не зависел как от пульсаций по шине - а.пэ- так и от изменений температуры.

Учитывая вышеизложенную последовательность схемотехнического развития, нетрудно проанализировать полную схему элемента ЭСЛ серии К500 (рис. 3.3, а). На рис. 3.3,6 показано включение этого элемента,

ешод Q

Выход Q

ходА В код В

5,2 f

-1,Б -7,2 -0,8 -0,4

Ов В

-0,8

-1,6

-2 --4 -

1 еык

&и=0,9В

--5,2 В

Рис. 3.3. Логический элемент ЭСЛ серии К500;

а - принципиальная схема; б - включение; в - схема для снятия переключательных характеристик; г - переключательные характеристики для выходов Q и Q; а -временнйя диаграмма

причем внешние резисторы нагрузки Rh следует присоединять, если данный элемент работает как оконечный. Таким образом, все логические уровни ЭСЛ имеют место в отрицательной области потенциалов ( под землей ). Такие логические уровни непосредственно не совместимы со схемами ТТЛ и КМОП, что считается большим недостатком ЭСЛ. Оба коллекторных вывода V.nKl -и.пкг присоединяются к нулевой шине (или поверхности) печатной платы.

На рис. 3.3, в показана схема, позволяющая снять зависимости выходных напряжений и U- от изменения входного напряжения

Ubx, которое будсм изменять с помощью потенциометра R1. Полученная зависимость представлена на рис. 3.3, г. Видно, что амплитуда выходных импульсов микросхем ЭСЛ (см. также осциллограмму, рис. 3.3, д) примерно равна 0,9 В. Выходные импульсы симметричны относительно потенциала -1,2 В. Каждый логический элемент из микросхемы серии К500 потребляет статическую мощность Рпог = 25 мВт, имеет время задержки распространения 1зд,р,ср = 2 не, что дает в итоге энергию, потребляемую на переключение Эпог=50 пДж.

-Подложка р-51~

- Подложка p-Si~

Рис. 3.4. Поперечные сечения интегральных транзисторов:

а -для микросхем серии MECLlOk; б - для микросхем серии MECLlOOk

Согласно данным рис. 1.2 и 1.9 микросхемы ТТЛ серии КР1531 имеют такое же время 1ад,р,ср = 2 не, но потребляют на один элемент всего 4 мВт (Эпот = 8 пДж)! Конкуренция со стороны ТТЛШ (AS, FAST и ALS) заставила в очередной раз модернизировать массовые серии ЭСЛ. Как и в случае ТТЛШ, потребовался новый технологический процесс.

На рис. 3.4, а показано поперечное сечение биполярного транзистора с р-п-изоляцией, на котором строились в 70-х годах как аналоговые микросхемы, так и цифровые ЭСЛ. Такие транзисторы имели частоту единичного усиления 1т=1,5 ГГц и обеспечивали для ЭСЛ время задержки 1зд,р=2нс. Плотность упаковки получалась: 10 элементов на кв. мм. Следует отметить, что первые серии ЭСЛ появились еще в середине 60-х годов. В связи с чрезмерной удельной рассеиваемой мощностью этих наносекундных микросхем, многие нх варианты тогда имели массивную гибридную конструкцию.

В последующее двадцатилетие широкое распространение как прототипы получили последовательно сменявшие друг друга серии полупро-

воднпковых ЭСЛ фирмы Motorola (например, MECL 100, MECL 1000, MECL 10000, MECL 2500). В ходе развития ле только улучшались параметры 1зд,р,ср, Pnoi и Эпот, но и совершенствовалась схемотехника как собственно элемента, так и функциональных узлов, входящих в серии. Логический элемент серии MECL 10000 (иногда ее обозначают MECL ЮК) соответствует схеме рис. 3.3, а.

Серия MECL 100000 (или, кратко: MECL ЮОК) превосходит по быстродействию микросхемы перспективных серий ТТЛШ. На рис. 3.4,6 показан эскиз сечеиия биполярного транзистора, разработанного для этих субнаносекуидных микросхем ЭСЛ. Здесь р-п-изоляция заменена диэлектрической Si02, поэтому транзисторы имеют fT 4,5 ГГц, что обеспечивает время 1зд,р,ср = 0,75 не. За счет существенно меньшей площади интегрального транзистора плотность упаковки повышается до 20 элементов на квадратный миллиметр поверхности, хотя число транзисторов в элементе ЭСЛ стало почти в два раза больше. На таких транзисторах строятся БИС ЭСЛ и матрицы памяти.

Логический элемент серии MECL ШОК имеет диодную цепь термокомпенсации логических уровней, а также усовершенствованный источник опорных напряжений, делающий логические уровни независимыми от больших колебаний питающих напряжений, а также помех по цепи питания. На рис. 3.5, а показана функциональная схема элемента серии MECL ЮОК, которая содержит три части: переключатель тока ПТ и эмиттерный повторите.чь ЭП, а также источник опорного напряжения ИОН. Полная принципиальная схема этого элемента приведена на рис. 3.5, б. Эмиттерный повторитель VT4 можно нагрузить на резистор сопротивлением 50 Ом, подключив его вывод к потенциалу-2 В. Предельный ток нагрузки ЭП может достигать 55 мА. Отметим, что все измерения для ЭСЛ следует проводить при установившемся температурном режиме, причем плату с микросхемами следует обдувать (скорость потока 2,5 м/с). Номинальное напряжение питания для серии MECL ЮОК несколько уменьшено (-U ng =-4,5 В), однако логические уровни непосредственно совместимы с предыдущей логикой (см. рис. 3.5, в). Благодаря ИОН логические уровни не изменяются, если напряжение питания будет находиться в пределах -4,2 В<-иипэ<-5,7 В. Статическая потребляемая мощность для субнаносекундного элемента Рпот = =40 мВт, при этом на переключение потребляется энергия Эпот=0,75х Х40=30пДж. Аналогичные параметры имеют отечественные микросхемы ЭСЛ серии К1500.

На рис. 3.6 показана диаграмма пределов переключательных характеристик ЭСЛ серий К500 и К1500. В табл. 3.1 даны цифровые значения соответствующих координат входных и выходных напряжений. На диаграмме, построенной для каждой серии, типовые характеристики расположены внутри заштрихованного контура. Следует учесть, что данные столбца для микросхем серии К1500 не зависят от температуры и питающих напряжений. Для микросхем серии К500 приведены значения при 25 °С. При температуре -30 С все напряжения возрастают на 5... ...10 7о, а при температуре +85 °С снижаются на такую же величину.

Скорость переключения микросхем ЭСЛ удобно проверять при двуполярном напряжении питания (аналогично схеме включения операционного усилителя). При таком включении элемента ЭСЛ (см. рис. 3.7, я) источник входных импульсов можно заземлить (сравните также выбранные напряжения питания 2 и -3,2 В с потенциалами, указанными на рис. 3.1, г). На рис. 3.7,6 обозначены уровни входного и выходных импульсов, по которым следует отсчитывать время задержки распростра-